STATS ChipPAC Pte. Lte.

Singapour

Retour au propriétaire

1-100 de 1 523 pour STATS ChipPAC Pte. Lte. Trier par
Recheche Texte
Brevet
États-Unis - USPTO
Affiner par Reset Report
Date
Nouveautés (dernières 4 semaines) 7
2024 juillet (MACJ) 4
2024 juin 4
2024 mai 4
2024 avril 5
Voir plus
Classe IPC
H01L 23/00 - DISPOSITIFS À SEMI-CONDUCTEURS NON COUVERTS PAR LA CLASSE - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide 427
H01L 21/56 - Capsulations, p.ex. couches de capsulation, revêtements 396
H01L 23/31 - Capsulations, p.ex. couches de capsulation, revêtements caractérisées par leur disposition 356
H01L 23/48 - Dispositions pour conduire le courant électrique vers le ou hors du corps à l'état solide pendant son fonctionnement, p.ex. fils de connexion ou bornes 284
H01L 23/498 - Connexions électriques sur des substrats isolants 280
Voir plus
Statut
En Instance 107
Enregistré / En vigueur 1 416
Résultats pour  brevets
  1     2     3     ...     16        Prochaine page

1.

Semiconductor Device and Method of Making a Semiconductor Package with Graphene-Coated Interconnects

      
Numéro d'application 18150634
Statut En instance
Date de dépôt 2023-01-05
Date de la première publication 2024-07-11
Propriétaire STATS ChipPAC Pte. Ltd. (Singapour)
Inventeur(s)
  • Shin, Yongmoo
  • Lee, Heesoo
  • Myung, Eunhee

Abrégé

A semiconductor device includes a first substrate and a second substrate. A graphene-coated interconnect is disposed between the first substrate and second substrate. A semiconductor die is disposed between the first substrate and second substrate. The first substrate is electrically coupled to the second substrate through the graphene-coated interconnect. An encapsulant is deposited between the first substrate and second substrate.

Classes IPC  ?

  • H01L 23/498 - Connexions électriques sur des substrats isolants
  • H01L 21/48 - Fabrication ou traitement de parties, p.ex. de conteneurs, avant l'assemblage des dispositifs, en utilisant des procédés non couverts par l'un uniquement des groupes
  • H01L 21/56 - Capsulations, p.ex. couches de capsulation, revêtements
  • H01L 23/31 - Capsulations, p.ex. couches de capsulation, revêtements caractérisées par leur disposition
  • H01L 25/10 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide les dispositifs étant tous d'un type prévu dans le même sous-groupe des groupes , ou dans une seule sous-classe de , , p.ex. ensembles de diodes redresseuses les dispositifs ayant des conteneurs séparés
  • H01L 25/16 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide les dispositifs étant de types couverts par plusieurs des groupes principaux , ou dans une seule sous-classe de , , p.ex. circuit hybrides

2.

Semiconductor Device and Method of Forming RDL with Graphene-Coated Core

      
Numéro d'application 18150567
Statut En instance
Date de dépôt 2023-01-05
Date de la première publication 2024-07-11
Propriétaire STATS ChipPAC Pte. Ltd. (Singapour)
Inventeur(s)
  • Shin, Yongmoo
  • Park, Hyunseok
  • Koo, Kyowang
  • Kim, Sinjae

Abrégé

A semiconductor device has a one-layer interconnect substrate and electrical component disposed over a first surface of the interconnect substrate. The electrical components can be discrete electrical devices, IPDs, semiconductor die, semiconductor packages, surface mount devices, and RF components. An RDL with a graphene core shell is formed over a second surface of the interconnect substrate. The graphene core shell has a copper core and a graphene coating formed over the copper core. The RDL further has a matrix to embed the graphene core shell. The graphene core shells through RDL form an electrical path. The RDL can be thermoset material or polymer or composite epoxy type matrix. The graphene core shell is embedded within the thermoset material or polymer or composite epoxy type matrix. The RDL with graphene core shell is useful for electrical conductivity and electrical interconnect within an SIP.

Classes IPC  ?

  • H01L 23/498 - Connexions électriques sur des substrats isolants
  • H01L 21/48 - Fabrication ou traitement de parties, p.ex. de conteneurs, avant l'assemblage des dispositifs, en utilisant des procédés non couverts par l'un uniquement des groupes
  • H01L 25/16 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide les dispositifs étant de types couverts par plusieurs des groupes principaux , ou dans une seule sous-classe de , , p.ex. circuit hybrides

3.

METHOD FOR MAKING A SEMICONDUCTOR DEVICE USING A DOUBLE SIDE MOLDING TECHNOLOGY

      
Numéro d'application 18395641
Statut En instance
Date de dépôt 2023-12-25
Date de la première publication 2024-07-11
Propriétaire STATS ChipPAC Pte. Ltd. (Singapour)
Inventeur(s)
  • Kwon, Jieun
  • Koo, Kyowang
  • Kim, Hyunyoung
  • Yoo, Soobin

Abrégé

A method for making a semiconductor device using a double side molding technology is provided. The method includes: providing a substrate having a first surface and a second surface opposite to the first surface, wherein the second surface of the substrate is uneven; forming a coating on the second surface of the substrate such that a first surface of the coating, which is facing away from the second surface of the substrate, is even; mounting a first electronic component on the first surface of the substrate; and forming a first encapsulant on the first surface of the substrate to cover the first electronic component.

Classes IPC  ?

  • H01L 23/31 - Capsulations, p.ex. couches de capsulation, revêtements caractérisées par leur disposition
  • H01L 23/498 - Connexions électriques sur des substrats isolants

4.

SEMICONDUCTOR DEVICE AND METHOD FOR MAKING THE SAME

      
Numéro d'application 18395626
Statut En instance
Date de dépôt 2023-12-25
Date de la première publication 2024-07-11
Propriétaire STATS ChipPAC Pte. Ltd. (Singapour)
Inventeur(s)
  • Kim, Changoh
  • Jung, Jinhee
  • Kwon, Omin

Abrégé

A semiconductor device and a method for making the same are provided. The method includes: providing a substrate having a first surface and a second surface opposite to the first surface, wherein a plurality of conductive pillars are formed on the second surface of the substrate; forming a polyimide layer on the second surface of the substrate to cover the plurality of conductive pillars; mounting a first electronic component on the first surface of the substrate; and forming a first encapsulant on the first surface of the substrate to cover the first electronic component.

Classes IPC  ?

  • H01L 23/498 - Connexions électriques sur des substrats isolants
  • H01L 21/48 - Fabrication ou traitement de parties, p.ex. de conteneurs, avant l'assemblage des dispositifs, en utilisant des procédés non couverts par l'un uniquement des groupes
  • H01L 21/56 - Capsulations, p.ex. couches de capsulation, revêtements
  • H01L 23/538 - Dispositions pour conduire le courant électrique à l'intérieur du dispositif pendant son fonctionnement, d'un composant à un autre la structure d'interconnexion entre une pluralité de puces semi-conductrices se trouvant au-dessus ou à l'intérieur de substrats isolants
  • H01L 23/552 - Protection contre les radiations, p.ex. la lumière
  • H01L 25/16 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide les dispositifs étant de types couverts par plusieurs des groupes principaux , ou dans une seule sous-classe de , , p.ex. circuit hybrides

5.

Semiconductor Device and Method of Forming Vertical Interconnect Structure for POP Module

      
Numéro d'application 18599304
Statut En instance
Date de dépôt 2024-03-08
Date de la première publication 2024-06-27
Propriétaire STATS ChipPAC Pte. Ltd. (Singapour)
Inventeur(s)
  • Jang, Junghwan
  • Nam, Giwoong
  • Kang, Myongsuk

Abrégé

A semiconductor device has a substrate and a first light sensitive material formed over the substrate. A plurality of first conductive posts is formed over the substrate by patterning the first light sensitive material and filling the pattern with a conductive material. A plurality of electrical contacts is formed over the substrate and the conductive posts are formed over the electrical contacts. A first electric component is disposed over the substrate between the first conductive posts. A plurality of second conductive posts is formed over the first electrical component by patterning a second light sensitive material and filling the pattern with conductive material. A first encapsulant is deposited over the first electrical component and conductive posts. A portion of the first encapsulant is removed to expose the first conductive posts. A second electrical component is disposed over the first electrical component and covered with a second encapsulant.

Classes IPC  ?

  • H01L 25/10 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide les dispositifs étant tous d'un type prévu dans le même sous-groupe des groupes , ou dans une seule sous-classe de , , p.ex. ensembles de diodes redresseuses les dispositifs ayant des conteneurs séparés
  • H01L 21/48 - Fabrication ou traitement de parties, p.ex. de conteneurs, avant l'assemblage des dispositifs, en utilisant des procédés non couverts par l'un uniquement des groupes
  • H01L 21/56 - Capsulations, p.ex. couches de capsulation, revêtements
  • H01L 21/683 - Appareils spécialement adaptés pour la manipulation des dispositifs à semi-conducteurs ou des dispositifs électriques à l'état solide pendant leur fabrication ou leur traitement; Appareils spécialement adaptés pour la manipulation des plaquettes pendant la fabrication ou le traitement des dispositifs à semi-conducteurs ou des dispositifs électriques à l'état solide ou de leurs composants pour le maintien ou la préhension
  • H01L 23/00 - DISPOSITIFS À SEMI-CONDUCTEURS NON COUVERTS PAR LA CLASSE - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
  • H01L 23/31 - Capsulations, p.ex. couches de capsulation, revêtements caractérisées par leur disposition
  • H01L 23/538 - Dispositions pour conduire le courant électrique à l'intérieur du dispositif pendant son fonctionnement, d'un composant à un autre la structure d'interconnexion entre une pluralité de puces semi-conductrices se trouvant au-dessus ou à l'intérieur de substrats isolants
  • H01L 25/00 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide

6.

Semiconductor Device and Method of Making a Semiconductor Package with Graphene for Die Attach

      
Numéro d'application 18351369
Statut En instance
Date de dépôt 2023-07-12
Date de la première publication 2024-06-13
Propriétaire STATS ChipPAC Pte. Ltd. (Singapour)
Inventeur(s)
  • Shin, Yongmoo
  • Lee, Heesoo
  • Kwon, Sujeong

Abrégé

A semiconductor device has a substrate with a die pad. A conductive material is disposed on the die pad. The conductive material includes a plurality of graphene-coated metal balls in a matrix. A semiconductor die is disposed on the conductive material. The conductive material is sintered using an infrared laser. A bond wire is formed between the semiconductor die and substrate. An encapsulant is deposited over the semiconductor die and bond wire.

Classes IPC  ?

  • H01L 23/00 - DISPOSITIFS À SEMI-CONDUCTEURS NON COUVERTS PAR LA CLASSE - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
  • H01L 25/065 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide les dispositifs étant tous d'un type prévu dans le même sous-groupe des groupes , ou dans une seule sous-classe de , , p.ex. ensembles de diodes redresseuses les dispositifs n'ayant pas de conteneurs séparés les dispositifs étant d'un type prévu dans le groupe
  • H01L 25/16 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide les dispositifs étant de types couverts par plusieurs des groupes principaux , ou dans une seule sous-classe de , , p.ex. circuit hybrides
  • H01L 33/62 - Dispositions pour conduire le courant électrique vers le corps semi-conducteur ou depuis celui-ci, p.ex. grille de connexion, fil de connexion ou billes de soudure
  • H01L 33/64 - DISPOSITIFS À SEMI-CONDUCTEURS NON COUVERTS PAR LA CLASSE - Détails caractérisés par les éléments du boîtier des corps semi-conducteurs Éléments d'extraction de la chaleur ou de refroidissement

7.

Semiconductor Device and Method of Die Attach with Adhesive Layer Containing Graphene-Coated Core

      
Numéro d'application 18064149
Statut En instance
Date de dépôt 2022-12-09
Date de la première publication 2024-06-13
Propriétaire STATS ChipPAC Pte. Ltd. (Singapour)
Inventeur(s)
  • Shin, Yongmoo
  • Lee, Heesoo
  • Kwon, Sujeong

Abrégé

A semiconductor device has a substrate and an adhesive layer with a graphene core shell deposited over a surface of the substrate. An electrical component is affixed to the substrate with the adhesive layer. A bond wire is connected between the electrical component and substrate. The graphene core shell has a copper core and graphene coating over the copper core. The graphene coated core shell is embedded within a matrix. The graphene core shells within the adhesive layer to form a thermal path. The matrix can be a thermoset material or polymer or composite epoxy type matrix. The graphene core shell is embedded within the thermoset material or polymer or composite epoxy type matrix. The adhesive layer with graphene core shell is useful for die attachment. The graphene core adhesive layer provides exceptional heat dissipation, shock absorption, and vibration dampening.

Classes IPC  ?

  • H01L 23/00 - DISPOSITIFS À SEMI-CONDUCTEURS NON COUVERTS PAR LA CLASSE - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
  • H01L 23/373 - Refroidissement facilité par l'emploi de matériaux particuliers pour le dispositif
  • H01L 23/498 - Connexions électriques sur des substrats isolants
  • H01L 25/065 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide les dispositifs étant tous d'un type prévu dans le même sous-groupe des groupes , ou dans une seule sous-classe de , , p.ex. ensembles de diodes redresseuses les dispositifs n'ayant pas de conteneurs séparés les dispositifs étant d'un type prévu dans le groupe
  • H01L 25/16 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide les dispositifs étant de types couverts par plusieurs des groupes principaux , ou dans une seule sous-classe de , , p.ex. circuit hybrides

8.

Cooling Device and Process for Cooling Double-Sided SiP Devices During Sputtering

      
Numéro d'application 18440068
Statut En instance
Date de dépôt 2024-02-13
Date de la première publication 2024-06-06
Propriétaire STATS ChipPAC Pte. Ltd. (Singapour)
Inventeur(s)
  • Kim, Ohhan
  • Lee, Hunteak
  • Jung, Sell
  • Lee, Heesoo

Abrégé

A semiconductor manufacturing device has a cooling pad with a plurality of movable pins. The cooling pad includes a fluid pathway and a plurality of springs disposed in the fluid pathway. Each of the plurality of springs is disposed under a respective movable pin. A substrate includes an electrical component disposed over a surface of the substrate. The substrate is disposed over the cooling pad with the electrical component oriented toward the cooling pad. A force is applied to the substrate to compress the springs. At least one of the movable pins contacts the substrate. A cooling fluid is disposed through the fluid pathway.

Classes IPC  ?

  • C23C 14/50 - Porte-substrat
  • C23C 14/34 - Pulvérisation cathodique
  • H01L 23/00 - DISPOSITIFS À SEMI-CONDUCTEURS NON COUVERTS PAR LA CLASSE - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
  • H01L 23/498 - Connexions électriques sur des substrats isolants
  • H01L 23/552 - Protection contre les radiations, p.ex. la lumière

9.

Semiconductor Device with Partial EMI Shielding Removal Using Laser Ablation

      
Numéro d'application 18429080
Statut En instance
Date de dépôt 2024-01-31
Date de la première publication 2024-05-23
Propriétaire STATS ChipPAC Pte. Ltd. (Singapour)
Inventeur(s)
  • Kim, Changoh
  • Koo, Kyowang
  • Cho, Sungwon
  • Choi, Bongwoo
  • Lee, Jiwon

Abrégé

A semiconductor device has a substrate. A first component and second component are disposed over the substrate. The first component includes an antenna. A lid is disposed over the substrate between the first component and second component. An encapsulant is deposited over the substrate and lid. A conductive layer is formed over the encapsulant and in contact with the lid. A first portion of the conductive layer over the first component is removed using laser ablation.

Classes IPC  ?

  • H01L 23/552 - Protection contre les radiations, p.ex. la lumière
  • H01L 21/56 - Capsulations, p.ex. couches de capsulation, revêtements
  • H01L 23/00 - DISPOSITIFS À SEMI-CONDUCTEURS NON COUVERTS PAR LA CLASSE - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
  • H01L 23/28 - Capsulations, p.ex. couches de capsulation, revêtements
  • H01L 23/66 - Adaptations pour la haute fréquence
  • H01L 25/00 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
  • H01L 21/60 - Fixation des fils de connexion ou d'autres pièces conductrices, devant servir à conduire le courant vers le ou hors du dispositif pendant son fonctionnement

10.

Die-Beam Alignment for Laser-Assisted Bonding

      
Numéro d'application 18429418
Statut En instance
Date de dépôt 2024-01-31
Date de la première publication 2024-05-23
Propriétaire STATS ChipPAC Pte. Ltd. (Singapour)
Inventeur(s)
  • Braganca, Jr., Wagno Alves
  • Kim, Kyungoe
  • Lee, Taekeun

Abrégé

A method of making a semiconductor device involves the steps of disposing a first semiconductor die over a substrate and disposing a beam homogenizer over the first semiconductor die. A beam from the beam homogenizer impacts the first semiconductor die. The method further includes the steps of determining a positional offset of the beam relative to the first semiconductor die in a number of pixels, using a first calibration equation to convert the number of pixels into a distance in millimeters, and moving the beam homogenizer the distance in millimeters to align the beam and first semiconductor die.

Classes IPC  ?

  • H01L 23/00 - DISPOSITIFS À SEMI-CONDUCTEURS NON COUVERTS PAR LA CLASSE - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
  • B23K 1/005 - Brasage par énergie rayonnante
  • H05K 3/34 - Connexions soudées

11.

Semiconductor Device and Method of Forming Electrical Circuit Pattern Within Encapsulant of SIP Module

      
Numéro d'application 18422759
Statut En instance
Date de dépôt 2024-01-25
Date de la première publication 2024-05-16
Propriétaire STATS ChipPAC Pte. Ltd. (Singapour)
Inventeur(s)
  • Jung, Jinhee
  • Kim, Changoh

Abrégé

A semiconductor device has an electronic component assembly with a substrate and a plurality of electrical components disposed over the substrate. A conductive post is formed over the substrate. A molding compound sheet is disposed over the electrical component assembly. A carrier including a first electrical circuit pattern is disposed over the molding compound sheet. The carrier is pressed against the molding compound sheet to dispose a first encapsulant over and around the electrical component assembly and embed the first electrical circuit pattern in the first encapsulant. A shielding layer can be formed over the electrical components assembly. The carrier is removed to expose the first electrical circuit pattern. A second encapsulant is deposited over the first encapsulant and the first electrical circuit pattern. A second electrical circuit pattern is formed over the second encapsulant. A semiconductor package is disposed over the first electrical circuit pattern.

Classes IPC  ?

  • H01L 23/31 - Capsulations, p.ex. couches de capsulation, revêtements caractérisées par leur disposition
  • H01L 21/56 - Capsulations, p.ex. couches de capsulation, revêtements
  • H01L 23/60 - Protection contre les charges ou les décharges électrostatiques, p.ex. écrans Faraday
  • H01L 23/66 - Adaptations pour la haute fréquence

12.

Double-Sided Partial Molded SiP Module

      
Numéro d'application 18543992
Statut En instance
Date de dépôt 2023-12-18
Date de la première publication 2024-05-09
Propriétaire STATS ChipPAC Pte. Ltd. (Singapour)
Inventeur(s)
  • Lee, Hunteak
  • Kim, Gwang
  • Ye, Junho

Abrégé

A semiconductor device has a substrate and a first component disposed over a first surface of the substrate. A connector is disposed over the first surface of the substrate. A first encapsulant is deposited over the first component while the connector remains outside of the first encapsulant. A shielding layer is formed over the first encapsulant while the connector remains outside of the shielding layer. A second component is disposed over a second surface of the substrate. A solder bump is disposed over the second surface of the substrate. A second encapsulant is deposited over the second surface of the substrate. An opening is formed through the second encapsulant to expose the solder bump. A solder ball is disposed in the opening. The solder ball and solder bump are reflowed to form a combined solder bump.

Classes IPC  ?

  • H01L 21/48 - Fabrication ou traitement de parties, p.ex. de conteneurs, avant l'assemblage des dispositifs, en utilisant des procédés non couverts par l'un uniquement des groupes
  • H01L 21/56 - Capsulations, p.ex. couches de capsulation, revêtements
  • H01L 23/00 - DISPOSITIFS À SEMI-CONDUCTEURS NON COUVERTS PAR LA CLASSE - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
  • H01L 23/31 - Capsulations, p.ex. couches de capsulation, revêtements caractérisées par leur disposition
  • H01L 23/498 - Connexions électriques sur des substrats isolants
  • H01L 23/60 - Protection contre les charges ou les décharges électrostatiques, p.ex. écrans Faraday
  • H01L 25/00 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
  • H01L 25/065 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide les dispositifs étant tous d'un type prévu dans le même sous-groupe des groupes , ou dans une seule sous-classe de , , p.ex. ensembles de diodes redresseuses les dispositifs n'ayant pas de conteneurs séparés les dispositifs étant d'un type prévu dans le groupe

13.

Semiconductor Device and Method of Forming Graphene Core Shell Embedded Within Shielding Layer

      
Numéro d'application 18046028
Statut En instance
Date de dépôt 2022-10-12
Date de la première publication 2024-04-18
Propriétaire STATS ChipPAC Pte. Ltd. (Singapour)
Inventeur(s)
  • Shin, Yongmoo
  • Kwon, Sujeong

Abrégé

A semiconductor device has a substrate and an electrical component disposed over the substrate. An encapsulant is deposited over the electrical component and substrate. A shielding layer has a graphene core shell formed on a surface of the encapsulant. The shielding layer can be printed on the encapsulant. The graphene core shell includes a copper core. The shielding layer has a plurality of cores covered by graphene and the graphene is interconnected within the shielding layer to form an electrical path. The shielding layer also has thermoset material or polymer or composite epoxy type matrix and the graphene core shell is embedded within the matrix. A shielding material can be disposed around the electrical component. The electrical path dissipates any charge incident on shielding layer, such as an ESD event, to reduce or inhibit the effects of EMI, RFI, and other inter-device interference.

Classes IPC  ?

  • H01L 23/552 - Protection contre les radiations, p.ex. la lumière
  • H01L 21/56 - Capsulations, p.ex. couches de capsulation, revêtements
  • H01L 23/31 - Capsulations, p.ex. couches de capsulation, revêtements caractérisées par leur disposition

14.

Semiconductor Device and Method of Forming Semiconductor Package with RF Antenna Interposer Having High Dielectric Encapsulation

      
Numéro d'application 18390051
Statut En instance
Date de dépôt 2023-12-20
Date de la première publication 2024-04-18
Propriétaire STATS ChipPAC Pte. Ltd. (Singapour)
Inventeur(s)
  • Lee, Hunteak
  • Kim, Gwang
  • Ye, Junho
  • Choi, Youjoung
  • Kim, Minkyung
  • Lee, Yongwoo
  • Kim, Namgu

Abrégé

A semiconductor device has a substrate and an electrical component disposed over a surface of the substrate. An antenna interposer is disposed over the substrate. A first encapsulant is deposited around the antenna interposer. The first encapsulant has a high dielectric constant. The antenna interposer has a conductive layer operating as an antenna and an insulating layer having a low dielectric constant less than the high dielectric constant of the first encapsulant. The antenna interposer is made from an antenna substrate having a plurality of antenna interposers. Bumps are formed over the antenna substrate and the antenna substrate is singulated to make the plurality of antenna interposers. A second encapsulant is deposited over the electrical component. The second encapsulant has a low dielectric constant less than the high dielectric constant of the first encapsulant. A shielding layer is disposed over the second encapsulant.

Classes IPC  ?

  • H01L 23/552 - Protection contre les radiations, p.ex. la lumière
  • H01L 21/56 - Capsulations, p.ex. couches de capsulation, revêtements
  • H01L 23/31 - Capsulations, p.ex. couches de capsulation, revêtements caractérisées par leur disposition
  • H01L 23/498 - Connexions électriques sur des substrats isolants
  • H01L 23/64 - Dispositions relatives à l'impédance
  • H01L 23/66 - Adaptations pour la haute fréquence
  • H01Q 1/24 - Supports; Moyens de montage par association structurale avec d'autres équipements ou objets avec appareil récepteur
  • H01Q 1/40 - Eléments rayonnants recouverts avec, ou enrobés d'une matière protectrice

15.

SEMICONDUCTOR DEVICE AND METHOD FOR MAKING THE SAME

      
Numéro d'application 18482849
Statut En instance
Date de dépôt 2023-10-07
Date de la première publication 2024-04-11
Propriétaire STATS ChipPAC Pte. Ltd. (Singapour)
Inventeur(s)
  • Kim, Changoh
  • Jung, Jinhee

Abrégé

A semiconductor device and a method for making the same are provided. The method includes: providing a package including: a substrate including a top substrate surface and a bottom substrate surface; an electronic component mounted on the top substrate surface; and a first encapsulant disposed on the top substrate surface and encapsulating the electronic component; forming a fiducial mark in the first encapsulant; and forming a first shielding layer on the first encapsulant using an aerosol jetting apparatus, wherein the first shielding layer is at a predetermined distance from the fiducial mark and above the electronic component.

Classes IPC  ?

  • H01L 23/552 - Protection contre les radiations, p.ex. la lumière
  • H01L 21/56 - Capsulations, p.ex. couches de capsulation, revêtements
  • H01L 21/66 - Test ou mesure durant la fabrication ou le traitement
  • H01L 23/31 - Capsulations, p.ex. couches de capsulation, revêtements caractérisées par leur disposition
  • H01L 23/544 - Marques appliquées sur le dispositif semi-conducteur, p.ex. marques de repérage, schémas de test

16.

SEMICONDUCTOR DEVICE AND METHOD FOR MAKING THE SAME

      
Numéro d'application 18475238
Statut En instance
Date de dépôt 2023-09-27
Date de la première publication 2024-04-04
Propriétaire STATS ChipPAC Pte. Ltd. (Singapour)
Inventeur(s)
  • Kim, Changoh
  • Lee, Seunghyun
  • Lee, Heesoo

Abrégé

A semiconductor device comprises a substrate; a primary semiconductor die attached onto the substrate comprising a front surface and a back surface, wherein the primary semiconductor die has a first region and a second region besides the first region; an auxiliary semiconductor die attached onto the front surface at the first region; a heat transfer block comprising a main body attached onto the front surface at the second region; a metal layer wrapping around the main body; a graphene layer formed outside of the metal layer; a heat spreader attached onto the substrate and defining with the substrate a chamber for accommodating the primary semiconductor die, the auxiliary semiconductor die and the heat transfer block, wherein the graphene layer extends between the heat spreader and the front surface such that heat generated by the first region can be transferred to the heat spreader through the graphene layer.

Classes IPC  ?

  • H01L 23/42 - Choix ou disposition de matériaux de remplissage ou de pièces auxiliaires dans le conteneur pour faciliter le chauffage ou le refroidissement
  • H01L 21/48 - Fabrication ou traitement de parties, p.ex. de conteneurs, avant l'assemblage des dispositifs, en utilisant des procédés non couverts par l'un uniquement des groupes
  • H01L 23/00 - DISPOSITIFS À SEMI-CONDUCTEURS NON COUVERTS PAR LA CLASSE - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
  • H01L 23/367 - Refroidissement facilité par la forme du dispositif
  • H01L 23/48 - Dispositions pour conduire le courant électrique vers le ou hors du corps à l'état solide pendant son fonctionnement, p.ex. fils de connexion ou bornes
  • H01L 25/00 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
  • H01L 25/065 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide les dispositifs étant tous d'un type prévu dans le même sous-groupe des groupes , ou dans une seule sous-classe de , , p.ex. ensembles de diodes redresseuses les dispositifs n'ayant pas de conteneurs séparés les dispositifs étant d'un type prévu dans le groupe

17.

Laser-Based Redistribution and Multi-Stacked Packages

      
Numéro d'application 18511428
Statut En instance
Date de dépôt 2023-11-16
Date de la première publication 2024-04-04
Propriétaire STATS ChipPAC Pte. Ltd. (Singapour)
Inventeur(s)
  • Kim, Changoh
  • Park, Kyounghee
  • Park, Seonghwan
  • Jung, Jinhee

Abrégé

A semiconductor device has a first package layer. A first shielding layer is formed over the first package layer. The first shielding layer is patterned to form a redistribution layer. An electrical component is disposed over the redistribution layer. An encapsulant is deposited over the electrical component. A second shielding layer is formed over the encapsulant. The second shielding layer is patterned. The patterning of the first shielding layer and second shielding layer can be done with a laser. The second shielding layer can be patterned to form an antenna.

Classes IPC  ?

  • H01L 23/552 - Protection contre les radiations, p.ex. la lumière
  • H01L 21/48 - Fabrication ou traitement de parties, p.ex. de conteneurs, avant l'assemblage des dispositifs, en utilisant des procédés non couverts par l'un uniquement des groupes
  • H01L 21/56 - Capsulations, p.ex. couches de capsulation, revêtements
  • H01L 23/31 - Capsulations, p.ex. couches de capsulation, revêtements caractérisées par leur disposition
  • H01L 23/66 - Adaptations pour la haute fréquence
  • H01Q 1/22 - Supports; Moyens de montage par association structurale avec d'autres équipements ou objets

18.

Semiconductor Device and Method of Stacking Hybrid Substrates with Embedded Electric Components

      
Numéro d'application 17936037
Statut En instance
Date de dépôt 2022-09-28
Date de la première publication 2024-03-28
Propriétaire STATS ChipPAC Pte. Ltd. (Singapour)
Inventeur(s)
  • Lin, Yaojian
  • Chua, Linda Pei Ee
  • Fang, Ching Meng
  • Goh, Hin Hwa

Abrégé

A semiconductor device has a first RDL substrate with first conductive pillars formed over a first surface of the first RDL substrate. A first electrical component is disposed over the first surface of the first RDL substrate. A hybrid substrate is bonded to the first RDL substrate. An encapsulant is deposited around the hybrid substrate and first RDL substrate with the first conductive pillars and first electrical component embedded within the encapsulant. A second RDL substrate with second conductive pillars formed over the second RDL substrate and second electrical component disposed over the second RDL substrate can be bonded to the hybrid substrate. A second RDL can be formed over a second surface of the first RDL substrate. A third electrical component is disposed over a second surface of the first RDL substrate. A shielding frame is disposed over the third electrical component.

Classes IPC  ?

  • H01L 23/538 - Dispositions pour conduire le courant électrique à l'intérieur du dispositif pendant son fonctionnement, d'un composant à un autre la structure d'interconnexion entre une pluralité de puces semi-conductrices se trouvant au-dessus ou à l'intérieur de substrats isolants
  • H01L 21/48 - Fabrication ou traitement de parties, p.ex. de conteneurs, avant l'assemblage des dispositifs, en utilisant des procédés non couverts par l'un uniquement des groupes
  • H01L 21/56 - Capsulations, p.ex. couches de capsulation, revêtements
  • H01L 23/00 - DISPOSITIFS À SEMI-CONDUCTEURS NON COUVERTS PAR LA CLASSE - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
  • H01L 23/31 - Capsulations, p.ex. couches de capsulation, revêtements caractérisées par leur disposition
  • H01L 23/498 - Connexions électriques sur des substrats isolants
  • H01L 23/552 - Protection contre les radiations, p.ex. la lumière
  • H01L 25/16 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide les dispositifs étant de types couverts par plusieurs des groupes principaux , ou dans une seule sous-classe de , , p.ex. circuit hybrides

19.

Semiconductor Device and Methods of Making and Using Thermally Advanced Semiconductor Packages

      
Numéro d'application 17936075
Statut En instance
Date de dépôt 2022-09-28
Date de la première publication 2024-03-28
Propriétaire STATS ChipPAC Pte. Ltd. (Singapour)
Inventeur(s)
  • Lee, Hyun-Kyu
  • Lee, Ji-Seon
  • Maeng, Bum-Ryul

Abrégé

A semiconductor device includes a substrate. A semiconductor die is disposed over the substrate. An encapsulant is deposited over the substrate and semiconductor die. A first trench is formed in the encapsulant over the semiconductor die. A conductive layer is formed over the encapsulant and into the first trench.

Classes IPC  ?

  • H01L 23/473 - Dispositions pour le refroidissement, le chauffage, la ventilation ou la compensation de la température impliquant le transfert de chaleur par des fluides en circulation par une circulation de liquides
  • H01L 21/48 - Fabrication ou traitement de parties, p.ex. de conteneurs, avant l'assemblage des dispositifs, en utilisant des procédés non couverts par l'un uniquement des groupes

20.

SEMICONDUCTOR DEVICE AND METHOD FOR MAKING THE SAME

      
Numéro d'application 18460621
Statut En instance
Date de dépôt 2023-09-04
Date de la première publication 2024-03-28
Propriétaire STATS ChipPAC Pte. Ltd. (Singapour)
Inventeur(s)
  • Jung, Myungho
  • Son, Sanghyun
  • Noh, Younguk

Abrégé

A semiconductor device and a method for forming the same are provided. The method includes: providing a package including: a substrate including a first substrate surface and a second substrate surface opposite to the first substrate surface; a first conductive bump formed on the first substrate surface; and a first encapsulant disposed on the first substrate surface and encapsulating the first conductive bump; forming a groove in the first encapsulant to expose at least a portion of the first conductive bump; and forming a second conductive bump on the exposed portion of the first conductive bump using a laser soldering apparatus.

Classes IPC  ?

  • H01L 21/48 - Fabrication ou traitement de parties, p.ex. de conteneurs, avant l'assemblage des dispositifs, en utilisant des procédés non couverts par l'un uniquement des groupes
  • H01L 23/498 - Connexions électriques sur des substrats isolants

21.

INTEGRATED PACKAGE AND METHOD FOR MAKING THE SAME

      
Numéro d'application 18460623
Statut En instance
Date de dépôt 2023-09-04
Date de la première publication 2024-03-28
Propriétaire STATS ChipPAC Pte. Ltd. (Singapour)
Inventeur(s) Kwak, Byunghyun

Abrégé

An integrated package and a method for making the same are provided. The integrated package includes: a first substrate including: a first interconnection area having a plurality of first interconnection structures; and a first alignment structure disposed outside the first interconnection area; a second substrate stacked above the first substrate and including: a second interconnection area having a plurality of second interconnection structures; and a second alignment structure disposed outside the second interconnection area, wherein the second alignment structure is substantially aligned with the first alignment structure in a stacking direction of the first substrate and the second substrate; and a connecting element disposed between the first substrate and the second substrate and configured for electrically connecting at least one of the plurality of first interconnection structures with at least one of the plurality of second interconnection structures.

Classes IPC  ?

  • H01L 23/498 - Connexions électriques sur des substrats isolants
  • H01L 21/48 - Fabrication ou traitement de parties, p.ex. de conteneurs, avant l'assemblage des dispositifs, en utilisant des procédés non couverts par l'un uniquement des groupes
  • H01L 21/66 - Test ou mesure durant la fabrication ou le traitement
  • H01L 23/31 - Capsulations, p.ex. couches de capsulation, revêtements caractérisées par leur disposition
  • H01L 23/544 - Marques appliquées sur le dispositif semi-conducteur, p.ex. marques de repérage, schémas de test
  • H01L 25/10 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide les dispositifs étant tous d'un type prévu dans le même sous-groupe des groupes , ou dans une seule sous-classe de , , p.ex. ensembles de diodes redresseuses les dispositifs ayant des conteneurs séparés

22.

SEMICONDUCTOR DEVICE AND METHOD FOR MAKING THE SAME

      
Numéro d'application 18469523
Statut En instance
Date de dépôt 2023-09-18
Date de la première publication 2024-03-21
Propriétaire STATS ChipPAC Pte. Ltd. (Singapour)
Inventeur(s)
  • Ji, Iksoo
  • Han, Sooyeon

Abrégé

A method for singulating a semiconductor substrate into individual semiconductor devices, comprising: providing a semiconductor substrate having a front surface and a back surface, wherein the semiconductor substrate comprises device regions that are separated from each other by respective predetermined saw streets; forming an interconnect layer on the front surface; etching the front surface at the predetermined saw streets to form respective frontside openings each having a first depth, wherein the first depth is smaller than a thickness of the semiconductor substrate; attaching a semiconductor element onto the front surface in each device region; and etching the back surface at the respective predetermined saw streets to form respective backside openings each having a second depth, wherein each frontside opening is at least partially aligned with the backside opening at the same saw street to singulate the device regions of the semiconductor substrate into individual semiconductor devices.

Classes IPC  ?

  • H01L 21/304 - Traitement mécanique, p.ex. meulage, polissage, coupe
  • H01L 21/78 - Fabrication ou traitement de dispositifs consistant en une pluralité de composants à l'état solide ou de circuits intégrés formés dans ou sur un substrat commun avec une division ultérieure du substrat en plusieurs dispositifs individuels
  • H01L 23/528 - Configuration de la structure d'interconnexion

23.

Semiconductor Device and Method of Forming Graphene-Coated Core Embedded Within TIM

      
Numéro d'application 17932987
Statut En instance
Date de dépôt 2022-09-16
Date de la première publication 2024-03-21
Propriétaire STATS ChipPAC Pte. Ltd. (Singapour)
Inventeur(s)
  • Shin, Yongmoo
  • Lee, Heesoo
  • Park, Hyunseok

Abrégé

A semiconductor device has a substrate and electrical component disposed over the substrate. The electrical component can be a semiconductor die, semiconductor package, surface mount device, RF component, discrete electrical device, or IPD. A TIM is deposited over the electrical component. The TIM has a core, such as Cu, covered by graphene. A heat sink is disposed over the TIM, electrical component, and substrate. The TIM is printed on the electrical component. The graphene is interconnected within the TIM to form a thermal path from a first surface of the TIM to a second surface of the TIM opposite the first surface of the TIM. The TIM has thermoset material or soldering type matrix and the core covered by graphene is embedded within the thermoset material or soldering type matrix. A metal layer can be formed between the TIM and electrical component.

Classes IPC  ?

  • H01L 23/373 - Refroidissement facilité par l'emploi de matériaux particuliers pour le dispositif
  • H01L 21/48 - Fabrication ou traitement de parties, p.ex. de conteneurs, avant l'assemblage des dispositifs, en utilisant des procédés non couverts par l'un uniquement des groupes
  • H01L 23/367 - Refroidissement facilité par la forme du dispositif
  • H01L 25/16 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide les dispositifs étant de types couverts par plusieurs des groupes principaux , ou dans une seule sous-classe de , , p.ex. circuit hybrides

24.

Semiconductor Device and Method of Stacking Hybrid Substrates

      
Numéro d'application 17933149
Statut En instance
Date de dépôt 2022-09-19
Date de la première publication 2024-03-21
Propriétaire STATS ChipPAC Pte. Ltd. (Singapour)
Inventeur(s)
  • Lin, Yaojian
  • Chua, Linda Pei Ee
  • Goh, Hin Hwa
  • Zuo, Jian

Abrégé

A semiconductor device has an RDL substrate and hybrid substrate with a plurality of bumps. The hybrid substrate is bonded to the RDL substrate. An encapsulant is deposited around the hybrid substrate and RDL substrate with the bumps embedded within the encapsulant. The hybrid substrate has a core substrate, first RDL formed over a first surface of the core substrate, conductive pillars formed over the first RDL, and second RDL over a second surface of the core substrate. A portion of the encapsulant is removed to expose the conductive pillars. The RDL substrate has a carrier and RDL formed over a surface of the carrier. The carrier is removed after bonding the hybrid substrate to the RDL substrate. Alternatively, the RDL substrate has a core substrate, first RDL formed over a first surface of the core substrate, and second RDL formed over a second surface of the core substrate.

Classes IPC  ?

  • H01L 23/538 - Dispositions pour conduire le courant électrique à l'intérieur du dispositif pendant son fonctionnement, d'un composant à un autre la structure d'interconnexion entre une pluralité de puces semi-conductrices se trouvant au-dessus ou à l'intérieur de substrats isolants
  • H01L 21/48 - Fabrication ou traitement de parties, p.ex. de conteneurs, avant l'assemblage des dispositifs, en utilisant des procédés non couverts par l'un uniquement des groupes
  • H01L 23/498 - Connexions électriques sur des substrats isolants
  • H01L 23/552 - Protection contre les radiations, p.ex. la lumière
  • H01L 25/16 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide les dispositifs étant de types couverts par plusieurs des groupes principaux , ou dans une seule sous-classe de , , p.ex. circuit hybrides

25.

SENSOR ASSEMBLY AND METHOD FOR FORMING THE SAME

      
Numéro d'application 18459014
Statut En instance
Date de dépôt 2023-08-30
Date de la première publication 2024-03-21
Propriétaire STATS ChipPAC Pte. Ltd. (Singapour)
Inventeur(s)
  • Jung, Myungho
  • Son, Sanghyun
  • Noh, Younguk
  • Maeng, Bumryul

Abrégé

Provided is a sensor assembly, comprising: a sensor, wherein the sensor comprises a sensor front surface comprising a sensor area and an interconnect area; at least one filter layer formed on top of the sensor front surface, wherein the at least one filter layer covers and is in direct contact with the sensor area of the sensor; a first encapsulant layer formed on top of the at least one filter layer, wherein the first encapsulant layer is transmissive to light; and wherein the interconnect area is at least partially exposed from the at least one filter layer and the first encapsulant layer.

Classes IPC  ?

26.

Semiconductor Device and Method of Stacking Devices Using Support Frame

      
Numéro d'application 18517859
Statut En instance
Date de dépôt 2023-11-22
Date de la première publication 2024-03-14
Propriétaire STATS ChipPAC Pte. Ltd. (Singapour)
Inventeur(s) Lee, Gunhyuck

Abrégé

A semiconductor device has a first substrate and a first electrical component disposed over the first substrate. A first support frame is disposed over the first substrate. The first support frame has a horizontal support channel extending across the first substrate and a vertical support brace extending from the horizontal support channel to the first substrate. The first support frame can have a vertical shielding partition extending from the horizontal support channel to the first substrate. An encapsulant is deposited over the first electrical component and first substrate and around the first support frame. A second electrical component is disposed over the first electrical component. A second substrate is disposed over the first support frame. A second electrical component is disposed over the second substrate. A third substrate is disposed over the second substrate. A second support frame is disposed over the second substrate.

Classes IPC  ?

  • H01L 23/552 - Protection contre les radiations, p.ex. la lumière
  • H01L 23/00 - DISPOSITIFS À SEMI-CONDUCTEURS NON COUVERTS PAR LA CLASSE - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
  • H01L 25/065 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide les dispositifs étant tous d'un type prévu dans le même sous-groupe des groupes , ou dans une seule sous-classe de , , p.ex. ensembles de diodes redresseuses les dispositifs n'ayant pas de conteneurs séparés les dispositifs étant d'un type prévu dans le groupe

27.

INTEGRATED PACKAGE AND METHOD FOR MAKING THE SAME

      
Numéro d'application 18459046
Statut En instance
Date de dépôt 2023-08-31
Date de la première publication 2024-03-07
Propriétaire STATS ChipPAC Pte. Ltd. (Singapour)
Inventeur(s)
  • Chua, Peiee Linda
  • Goh, Hinhwa
  • Lin, Yaojian

Abrégé

An integrated package and a method for making the same are provided. The integrated package includes: a molded substrate having a top substrate surface and a bottom substrate surface; a semiconductor chip embedded in the molded substrate; a bottom antenna structure disposed on the bottom substrate surface and electrically connected to the semiconductor chip; and an antenna package embedded in the molded substrate, and including: an antenna package substrate; and a top antenna structure disposed on the antenna package substrate and configured for coupling electromagnetic energy with the bottom antenna structure.

Classes IPC  ?

  • H01Q 1/22 - Supports; Moyens de montage par association structurale avec d'autres équipements ou objets
  • H01L 21/56 - Capsulations, p.ex. couches de capsulation, revêtements
  • H01L 23/31 - Capsulations, p.ex. couches de capsulation, revêtements caractérisées par leur disposition
  • H01L 23/498 - Connexions électriques sur des substrats isolants

28.

Semiconductor Device and Method of Forming Hybrid Substrate with Uniform Thickness

      
Numéro d'application 17823827
Statut En instance
Date de dépôt 2022-08-31
Date de la première publication 2024-02-29
Propriétaire STATS ChipPAC Pte. Ltd. (Singapour)
Inventeur(s)
  • Lin, Yaojian
  • Chua, Linda Pei Ee
  • Zuo, Jian
  • Goh, Hin Hwa

Abrégé

A semiconductor device has a first hybrid substrate with a first thickness, and a second hybrid substrate with a second thickness different from the first thickness of the first hybrid substrate. An encapsulant is deposited around the first hybrid substrate and second hybrid substrate. A portion of the first hybrid substrate and a portion of the second hybrid substrate and a portion of the encapsulant can be removed after encapsulation to achieve uniform thickness for the first hybrid substate and second hybrid substrate. The first hybrid substrate has an embedded substrate, a first interconnect structure formed over a first surface of the embedded substrate, and a second interconnect structure formed over a second surface of the embedded substrate opposite the first surface of the embedded substrate. A plurality of conductive pillars is formed over the first interconnect structure. A plurality of conductive vias is formed through the embedded substrate.

Classes IPC  ?

  • H01L 23/498 - Connexions électriques sur des substrats isolants
  • H01L 21/48 - Fabrication ou traitement de parties, p.ex. de conteneurs, avant l'assemblage des dispositifs, en utilisant des procédés non couverts par l'un uniquement des groupes
  • H01L 23/00 - DISPOSITIFS À SEMI-CONDUCTEURS NON COUVERTS PAR LA CLASSE - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
  • H01L 25/16 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide les dispositifs étant de types couverts par plusieurs des groupes principaux , ou dans une seule sous-classe de , , p.ex. circuit hybrides

29.

Semiconductor Device and Method of Forming Package with Double-Sided Integrated Passive Device

      
Numéro d'application 17820156
Statut En instance
Date de dépôt 2022-08-16
Date de la première publication 2024-02-22
Propriétaire STATS ChipPAC Pte. Ltd. (Singapour)
Inventeur(s)
  • Lee, Taekeun
  • Bae, Hyunil

Abrégé

A semiconductor device has a semiconductor die, substrate, and plurality of first conductive pillars formed over the semiconductor die or substrate. Alternatively, the first conductive pillars formed over the semiconductor die and substrate. An electrical component is disposed over the semiconductor die. The electrical component can be a double-sided IPD. The semiconductor die and electrical component are disposed over the substrate. A shielding frame is disposed over the semiconductor die. A plurality of second conductive pillars is formed over a first surface of the electrical component. A plurality of third conductive pillars is formed over a second surface of the electrical component opposite the first surface of the electrical component. A bump cap can be formed over a distal end of the conductive pillars. The substrate has a cavity and the electrical component is disposed within the cavity. An underfill material is deposited between the semiconductor die and substrate.

Classes IPC  ?

  • H01L 25/16 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide les dispositifs étant de types couverts par plusieurs des groupes principaux , ou dans une seule sous-classe de , , p.ex. circuit hybrides
  • H01L 23/552 - Protection contre les radiations, p.ex. la lumière
  • H01L 23/367 - Refroidissement facilité par la forme du dispositif
  • H01L 23/13 - Supports, p.ex. substrats isolants non amovibles caractérisés par leur forme
  • H01L 21/48 - Fabrication ou traitement de parties, p.ex. de conteneurs, avant l'assemblage des dispositifs, en utilisant des procédés non couverts par l'un uniquement des groupes
  • H01L 23/498 - Connexions électriques sur des substrats isolants
  • H01L 23/00 - DISPOSITIFS À SEMI-CONDUCTEURS NON COUVERTS PAR LA CLASSE - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide

30.

Semiconductor Device and Method of Forming Module-in-Package Structure Using Redistribution Layer

      
Numéro d'application 17820502
Statut En instance
Date de dépôt 2022-08-17
Date de la première publication 2024-02-22
Propriétaire STATS ChipPAC Pte. Ltd. (Singapour)
Inventeur(s)
  • Lee, Gunhyuck
  • Jang, Yujeong
  • Kim, Gayeun
  • Noh, Younguk

Abrégé

A semiconductor device has a first semiconductor package, second semiconductor package, and RDL. The first semiconductor package is disposed over a first surface of the RDL and the second semiconductor package is disposed over a second surface of the RDL opposite the first surface of the RDL. A carrier is initially disposed over the second surface of the RDL and removed after disposing the first semiconductor package over the first surface of the RDL. The first semiconductor package has a substrate, plurality of conductive pillars formed over the substrate, electrical component disposed over the substrate, and encapsulant deposited around the conductive pillars and electrical component. A shielding frame can be disposed around the electrical component. An antenna can be disposed over the first semiconductor package. A portion of the encapsulant is removed to planarize a surface of the encapsulant and expose the conductive pillars.

Classes IPC  ?

  • H01L 25/16 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide les dispositifs étant de types couverts par plusieurs des groupes principaux , ou dans une seule sous-classe de , , p.ex. circuit hybrides
  • H01L 21/56 - Capsulations, p.ex. couches de capsulation, revêtements
  • H01L 25/00 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
  • H01L 25/065 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide les dispositifs étant tous d'un type prévu dans le même sous-groupe des groupes , ou dans une seule sous-classe de , , p.ex. ensembles de diodes redresseuses les dispositifs n'ayant pas de conteneurs séparés les dispositifs étant d'un type prévu dans le groupe
  • H01L 23/552 - Protection contre les radiations, p.ex. la lumière
  • H01L 23/498 - Connexions électriques sur des substrats isolants
  • H01L 23/538 - Dispositions pour conduire le courant électrique à l'intérieur du dispositif pendant son fonctionnement, d'un composant à un autre la structure d'interconnexion entre une pluralité de puces semi-conductrices se trouvant au-dessus ou à l'intérieur de substrats isolants
  • H01L 23/48 - Dispositions pour conduire le courant électrique vers le ou hors du corps à l'état solide pendant son fonctionnement, p.ex. fils de connexion ou bornes

31.

Semiconductor Device and Method for Partial EMI Shielding

      
Numéro d'application 17820957
Statut En instance
Date de dépôt 2022-08-19
Date de la première publication 2024-02-22
Propriétaire STATS ChipPAC Pte. Ltd. (Singapour)
Inventeur(s)
  • Jung, Jinhee
  • Kim, Changoh

Abrégé

A semiconductor device includes a substrate. An electrical component is disposed over the substrate. An encapsulant is deposited over the electrical component. A vertical interconnect structure is disposed in the encapsulant. A shielding layer is formed over the encapsulant and vertical interconnect structure. A groove is formed in the shielding layer around the vertical interconnect structure. A portion of the shielding layer remains over the vertical interconnect structure as a contact pad.

Classes IPC  ?

  • H01L 23/552 - Protection contre les radiations, p.ex. la lumière
  • H01L 23/00 - DISPOSITIFS À SEMI-CONDUCTEURS NON COUVERTS PAR LA CLASSE - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
  • H01L 25/16 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide les dispositifs étant de types couverts par plusieurs des groupes principaux , ou dans une seule sous-classe de , , p.ex. circuit hybrides
  • H01L 23/498 - Connexions électriques sur des substrats isolants
  • H01L 21/48 - Fabrication ou traitement de parties, p.ex. de conteneurs, avant l'assemblage des dispositifs, en utilisant des procédés non couverts par l'un uniquement des groupes

32.

SEMICONDUCTOR DEVICES WITH PYRAMIDAL SHIELDING AND METHOD FOR MAKING THE SAME

      
Numéro d'application 18447315
Statut En instance
Date de dépôt 2023-08-10
Date de la première publication 2024-02-15
Propriétaire STATS ChipPAC Pte. Ltd. (Singapour)
Inventeur(s)
  • Kim, Changoh
  • Jung, Jinhee
  • Kwon, Omin

Abrégé

A semiconductor device and a method for making the same are provided. The semiconductor device includes: a substrate; an electronic component mounted on the substrate; a first encapsulant disposed on the substrate and encapsulating the electronic component; and a first electromagnetic interference (EMI) shielding layer disposed on the first encapsulant, wherein the first EMI shielding layer includes a first plurality of shield protrusions each having one or more inclined sidewalls.

Classes IPC  ?

  • H01L 23/552 - Protection contre les radiations, p.ex. la lumière
  • H01L 23/31 - Capsulations, p.ex. couches de capsulation, revêtements caractérisées par leur disposition
  • H01L 21/56 - Capsulations, p.ex. couches de capsulation, revêtements

33.

Semiconductor Device and Method of Forming Dummy vias in WLP

      
Numéro d'application 17819738
Statut En instance
Date de dépôt 2022-08-15
Date de la première publication 2024-02-15
Propriétaire STATS ChipPAC Pte. Ltd. (Singapour)
Inventeur(s)
  • Ooi, Peik Eng
  • Lim, Lee Sun

Abrégé

A semiconductor device has a semiconductor substrate and first insulating layer formed over the surface of the semiconductor substrate. A dummy via is formed through the first insulating layer. A second insulating layer is formed over the first insulating layer to fill the dummy via. A first conductive layer is formed over the second insulating layer. A bump is formed over the first conductive layer adjacent to the dummy via filled with the second insulating layer. A second conductive layer is formed over a surface of the semiconductor substrate. The dummy via filled with the second insulating layer relieves stress on the second conductive layer. A plurality of dummy vias filled with the second insulating layer can be formed within a designated via formation area. A plurality of dummy vias filled with the second insulating layer can be formed in a pattern.

Classes IPC  ?

  • H01L 23/00 - DISPOSITIFS À SEMI-CONDUCTEURS NON COUVERTS PAR LA CLASSE - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide

34.

Semiconductor Device and Method of Forming Hybrid Substrate with IPD Over Active Semiconductor Wafer

      
Numéro d'application 17817089
Statut En instance
Date de dépôt 2022-08-03
Date de la première publication 2024-02-08
Propriétaire STATS ChipPAC Pte. Ltd. (Singapour)
Inventeur(s)
  • Lee, Yongtaek
  • Kwon, Ohyoung
  • Hong, Seungman

Abrégé

A semiconductor device has a semiconductor wafer with a plurality of semiconductor die. The semiconductor wafer has a low resistivity. An insulating layer is formed over the semiconductor wafer. A first IPD is formed over the insulating layer. The first IPD can be a capacitor, resistor, or inductor. A second IPD is formed over a second surface of the semiconductor wafer opposite the first surface of the semiconductor wafer. An interconnect structure is formed over the first IPD. An interconnect substrate is provided with the semiconductor die disposed over the interconnect substrate. A bond wire is formed between the interconnect structure and the interconnect substrate. Alternatively, an active device is formed in a second surface of the semiconductor die opposite the first surface of the semiconductor die. The semiconductor die incorporates the hybrid substrate to allow IPD and active devices to be formed from a single substrate.

Classes IPC  ?

  • H01L 23/64 - Dispositions relatives à l'impédance
  • H01L 23/00 - DISPOSITIFS À SEMI-CONDUCTEURS NON COUVERTS PAR LA CLASSE - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
  • H01L 21/822 - Fabrication ou traitement de dispositifs consistant en une pluralité de composants à l'état solide ou de circuits intégrés formés dans ou sur un substrat commun avec une division ultérieure du substrat en plusieurs dispositifs individuels pour produire des dispositifs, p.ex. des circuits intégrés, consistant chacun en une pluralité de composants le substrat étant un semi-conducteur, en utilisant une technologie au silicium

35.

Power Envelope Analysis for the Thermal Optimization of Multi-Chip Modules

      
Numéro d'application 17815732
Statut En instance
Date de dépôt 2022-07-28
Date de la première publication 2024-02-01
Propriétaire STATS ChipPAC Pte. Ltd. (Singapour)
Inventeur(s)
  • Ouyang, Chien
  • Gu, Xiao
  • Jeong, Yonghyuk
  • Liu, Michael Mingliang

Abrégé

A semiconductor device is made by calculating a thermal resistance matrix for the semiconductor device. A plurality of maximum junction temperatures for the plurality of die of the semiconductor device is selected. A plurality of power envelope surfaces are calculated for the semiconductor device based on the thermal resistance matrix and the maximum junction temperatures. A plurality of powers is selected for the plurality of die. The plurality of powers are compared against the plurality of power envelope surfaces to determine a plurality of risk values.

Classes IPC  ?

  • G06F 30/373 - Optimisation de la conception
  • H01L 25/16 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide les dispositifs étant de types couverts par plusieurs des groupes principaux , ou dans une seule sous-classe de , , p.ex. circuit hybrides
  • H01L 23/427 - Refroidissement par changement d'état, p.ex. caloducs
  • G06F 30/367 - Vérification de la conception, p.ex. par simulation, programme de simulation avec emphase de circuit intégré [SPICE], méthodes directes ou de relaxation
  • G06F 17/16 - Calcul de matrice ou de vecteur

36.

HEAT SPREADER ASSEMBLY FOR USE WITH A SEMICONDUCTOR DEVICE

      
Numéro d'application 18354655
Statut En instance
Date de dépôt 2023-07-19
Date de la première publication 2024-01-25
Propriétaire STATS ChipPAC Pte. Ltd. (Singapour)
Inventeur(s)
  • Kim, Kyungeun
  • Shin, Youjin
  • Ra, Inweon

Abrégé

Provided is a heat spreader assembly comprising: a pair of locking bars mounted on a substrate of a semiconductor device and at two opposite sides of at least one semiconductor die, wherein each of the pair of locking bars comprises a plurality of locking hooks disposed along the locking bar and defines a slot; and a heat spreader comprising: a heat spreader body comprising a top portion and a pair of lateral portions, the heat spreader body defining a space for receiving the at least one semiconductor die; and a pair of protrusion ribs extending in opposite directions from the pair of lateral portions, respectively, wherein the pair of protrusion ribs is configured to slide past the locking hooks of the pair of locking bars and be engaged within the slots to prevent the heat spreader from moving away from the substrate of the semiconductor device.

Classes IPC  ?

  • H01L 23/367 - Refroidissement facilité par la forme du dispositif
  • H01L 23/00 - DISPOSITIFS À SEMI-CONDUCTEURS NON COUVERTS PAR LA CLASSE - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide

37.

ELECTRONIC COMPONENTS WITH IMPROVED INSULATION, ELECTRONIC PACKAGES INCORPORATING SUCH ELECTRONIC COMPONENTS

      
Numéro d'application 18353863
Statut En instance
Date de dépôt 2023-07-17
Date de la première publication 2024-01-18
Propriétaire STATS ChipPAC Pte. Ltd. (Singapour)
Inventeur(s)
  • Koo, Kyowang
  • Jeong, Minhee

Abrégé

An electronic package comprises: a substrate; five-sided insulated electronic components, wherein each of the five-sided insulated electronic components comprises: a raw electronic component having a cuboid shape, wherein the raw electronic component has a bottom side at which the raw electronic component is mounted onto and connected with the substrate and five non-bottom sides; a conductive structure disposed on the bottom side of the raw electronic component; and an insulating layer disposed on the five non-bottom sides of the raw electronic component.

Classes IPC  ?

  • H01G 2/10 - Boîtiers; Capsulations
  • H01L 25/16 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide les dispositifs étant de types couverts par plusieurs des groupes principaux , ou dans une seule sous-classe de , , p.ex. circuit hybrides
  • H05K 9/00 - Blindage d'appareils ou de composants contre les champs électriques ou magnétiques
  • H01F 27/02 - Enveloppes
  • H01F 41/00 - Appareils ou procédés spécialement adaptés à la fabrication ou à l'assemblage des aimants, des inductances ou des transformateurs; Appareils ou procédés spécialement adaptés à la fabrication des matériaux caractérisés par leurs propriétés magnétiques
  • H01C 7/00 - Résistances fixes constituées par une ou plusieurs couches ou revêtements; Résistances fixes constituées de matériau conducteur en poudre ou de matériau semi-conducteur en poudre avec ou sans matériau isolant
  • H01C 17/00 - Appareils ou procédés spécialement adaptés à la fabrication de résistances

38.

Semiconductor Device and Method of Forming Thin Heat Sink Using E-Bar Substrate

      
Numéro d'application 17812224
Statut En instance
Date de dépôt 2022-07-13
Date de la première publication 2024-01-18
Propriétaire STATS ChipPAC Pte. Ltd. (Singapour)
Inventeur(s) Kim, Jongtae

Abrégé

A semiconductor device has a substrate and a semiconductor package disposed over the substrate. An embedded bar (e-bar) substrate is disposed on the substrate around the semiconductor package. A heat sink is formed over the semiconductor package and supported by the e-bar substrate to elevate the heat sink from the substrate and reduce a thickness of the heat sink. A thermal interface material is deposited between the semiconductor package and heat sink. Alternatively, a shield layer can be formed over the semiconductor package and supported by the e-bar substrate. The e-bar substrate has a base layer and a first metal layer formed over a first surface of the base layer. A bump is formed over the first metal layer. A second metal layer can be over a second surface of the base layer opposite the first surface of the base layer. Two or more e-bar substrates can be stacked.

Classes IPC  ?

  • H01L 23/367 - Refroidissement facilité par la forme du dispositif
  • H01L 25/16 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide les dispositifs étant de types couverts par plusieurs des groupes principaux , ou dans une seule sous-classe de , , p.ex. circuit hybrides
  • H01L 23/552 - Protection contre les radiations, p.ex. la lumière
  • H01L 21/48 - Fabrication ou traitement de parties, p.ex. de conteneurs, avant l'assemblage des dispositifs, en utilisant des procédés non couverts par l'un uniquement des groupes
  • H01L 23/498 - Connexions électriques sur des substrats isolants

39.

Semiconductor Device and Method of Forming EMI Shielding Material in Two-Step Process to Avoid Contaminating Electrical Connector

      
Numéro d'application 17812339
Statut En instance
Date de dépôt 2022-07-13
Date de la première publication 2024-01-18
Propriétaire STATS ChipPAC Pte. Ltd. (Singapour)
Inventeur(s)
  • Kim, Changoh
  • Jung, Jinhee
  • Kwon, Omin

Abrégé

A semiconductor device has a substrate and encapsulant deposited over the substrate. An electrical connector is disposed over the substrate outside the encapsulant. An antenna can be formed over the substrate. A first shielding material is disposed over a portion of the encapsulant without covering the electrical connector with the first shielding material. The first shielding material is disposed over the portion of the encapsulant and the portion of the substrate using a direct jet printer. A cover is disposed over the electrical connector. A second shielding material is disposed over the encapsulant to prevent the second shielding material from reaching the electrical connector. The second shielding material overlaps the first shielding material and covers a side surface of the encapsulant and a side surface of the substrate. The cover is removed to expose the electrical connector free of shielding material.

Classes IPC  ?

  • H01L 23/552 - Protection contre les radiations, p.ex. la lumière
  • H01L 23/31 - Capsulations, p.ex. couches de capsulation, revêtements caractérisées par leur disposition
  • H01L 23/498 - Connexions électriques sur des substrats isolants
  • H01L 23/66 - Adaptations pour la haute fréquence
  • H01L 21/48 - Fabrication ou traitement de parties, p.ex. de conteneurs, avant l'assemblage des dispositifs, en utilisant des procédés non couverts par l'un uniquement des groupes
  • H01L 21/56 - Capsulations, p.ex. couches de capsulation, revêtements

40.

Semiconductor Device and Method of Forming Underfill Dam for Chip-to-Wafer Device

      
Numéro d'application 17812836
Statut En instance
Date de dépôt 2022-07-15
Date de la première publication 2024-01-18
Propriétaire STATS ChipPAC Pte. Ltd. (Singapour)
Inventeur(s)
  • Kim, Woosoon
  • Choi, Joonyoung
  • Kim, Youngcheol
  • Kim, Kyungoe

Abrégé

A semiconductor device has a semiconductor die with a sensitive area. A dam wall is formed over the semiconductor die proximate to the sensitive area. In one embodiment, the dam wall has a vertical segment and side wings. The dam wall can have a plurality of rounded segments integrated with a plurality of vertical segments as a unitary body. Alternatively, the dam wall has a plurality of separate vertical segments arranged in two or more overlapping rows. A plurality of conductive posts is formed over the semiconductor die. An electrical component is disposed over the semiconductor die. The semiconductor die and electrical component are disposed over a substrate. An insulating layer is formed over the substrate outside the dam wall. An underfill material is deposited between the semiconductor die and substrate. The dam wall and insulating layer inhibit the underfill material from contacting any portion of the sensitive area.

Classes IPC  ?

  • H01L 23/00 - DISPOSITIFS À SEMI-CONDUCTEURS NON COUVERTS PAR LA CLASSE - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
  • H01L 25/16 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide les dispositifs étant de types couverts par plusieurs des groupes principaux , ou dans une seule sous-classe de , , p.ex. circuit hybrides
  • H01L 21/56 - Capsulations, p.ex. couches de capsulation, revêtements

41.

Semiconductor Device and Method of Heat Dissipation Using Graphene

      
Numéro d'application 17810901
Statut En instance
Date de dépôt 2022-07-06
Date de la première publication 2024-01-11
Propriétaire STATS ChipPAC Pte. Ltd. (Singapour)
Inventeur(s)
  • Kim, Changoh
  • Jung, Jinhee
  • Kwon, Omin
  • Lee, Heesoo

Abrégé

A semiconductor device has a first substrate and electrical component disposed over the first substrate. A graphene layer is disposed over the electrical component, and a thermal interface material is disposed between the graphene layer. A heat sink is disposed over the thermal interface material. The graphene layer, in combination with the thermal interface material, aids with the heat transfer between the electrical component and heat sink. The graphene layer may be disposed over a second substrate made of copper. An encapsulant is deposited over the first substrate and around the electrical component and graphene substrate. The thermal interface material and heat sink may extend over the encapsulant. The heat sink can have vertical or angled extensions from the horizontal portion of the heat sink down to the substrate. The heat sink can extend over multiple modules.

Classes IPC  ?

  • H01L 23/367 - Refroidissement facilité par la forme du dispositif
  • H01L 23/373 - Refroidissement facilité par l'emploi de matériaux particuliers pour le dispositif
  • H01L 23/433 - Pièces auxiliaires caractérisées par leur forme, p.ex. pistons

42.

Semiconductor Device and Method of Forming Embedded Magnetic Shielding

      
Numéro d'application 17810028
Statut En instance
Date de dépôt 2022-06-30
Date de la première publication 2024-01-04
Propriétaire STATS ChipPAC Pte. Ltd. (Singapour)
Inventeur(s)
  • Kim, Changoh
  • Jung, Jinhee
  • Kwon, Omin

Abrégé

A semiconductor device has a substrate. A semiconductor die is disposed over the substrate. A first encapsulant is deposited over the semiconductor die. A ferromagnetic film is disposed over the first encapsulant. A second encapsulant is deposited over the ferromagnetic film. A shielding layer is optionally formed over the substrate, first encapsulant, and second encapsulant.

Classes IPC  ?

  • H01L 23/552 - Protection contre les radiations, p.ex. la lumière
  • H01L 23/31 - Capsulations, p.ex. couches de capsulation, revêtements caractérisées par leur disposition
  • H01L 23/538 - Dispositions pour conduire le courant électrique à l'intérieur du dispositif pendant son fonctionnement, d'un composant à un autre la structure d'interconnexion entre une pluralité de puces semi-conductrices se trouvant au-dessus ou à l'intérieur de substrats isolants
  • H01L 21/48 - Fabrication ou traitement de parties, p.ex. de conteneurs, avant l'assemblage des dispositifs, en utilisant des procédés non couverts par l'un uniquement des groupes
  • H01L 21/56 - Capsulations, p.ex. couches de capsulation, revêtements

43.

Semiconductor Device and Method of Double Shielding

      
Numéro d'application 17808613
Statut En instance
Date de dépôt 2022-06-24
Date de la première publication 2023-12-28
Propriétaire STATS ChipPAC Pte. Ltd. (Singapour)
Inventeur(s)
  • Kim, Changoh
  • Jung, Jinhee
  • Kim, Youngcheol

Abrégé

A semiconductor device has a substrate. A first electrical component and second electrical component are disposed over the substrate. A conductive pillar is formed over the substrate between the first electrical component and second electrical component. A first shielding layer is formed over the first electrical component and conductive pillar by jet printing conductive material. A second shielding layer is formed over the first electrical component and second electrical component by sputtering, spraying, or plating conductive material. An insulating layer is optionally formed between the first shielding layer and second shielding layer by jet printing insulating material over the first shielding layer.

Classes IPC  ?

  • H01L 23/552 - Protection contre les radiations, p.ex. la lumière
  • H01L 25/16 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide les dispositifs étant de types couverts par plusieurs des groupes principaux , ou dans une seule sous-classe de , , p.ex. circuit hybrides
  • H01L 23/00 - DISPOSITIFS À SEMI-CONDUCTEURS NON COUVERTS PAR LA CLASSE - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide

44.

METHOD FOR SELECTIVELY FORMING A SHIELDING LAYER ON A SEMICONDUCTOR DEVICE

      
Numéro d'application 18315479
Statut En instance
Date de dépôt 2023-05-10
Date de la première publication 2023-12-21
Propriétaire STATS ChipPAC Pte. Ltd. (Singapour)
Inventeur(s)
  • Park, Seonghwan
  • Lee, Bom
  • Park, Kyounghee

Abrégé

A method for selectively forming a shielding layer on a semiconductor device comprises: attaching a tape stack onto a predetermined area of a substrate of the semiconductor device, wherein the tape stack comprises a lower tape layer that covers the predetermined area and an upper tape layer that extends beyond the predetermined area and overhangs above an intermediate area adjacent to the predetermined area; applying a shielding layer to the substrate of the semiconductor device; and removing the tape stack and a portion of the shielding layer formed on the tape stack from the substrate of the semiconductor device.

Classes IPC  ?

  • H01L 23/552 - Protection contre les radiations, p.ex. la lumière
  • H01L 23/31 - Capsulations, p.ex. couches de capsulation, revêtements caractérisées par leur disposition
  • H01L 25/065 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide les dispositifs étant tous d'un type prévu dans le même sous-groupe des groupes , ou dans une seule sous-classe de , , p.ex. ensembles de diodes redresseuses les dispositifs n'ayant pas de conteneurs séparés les dispositifs étant d'un type prévu dans le groupe
  • H01L 21/56 - Capsulations, p.ex. couches de capsulation, revêtements

45.

MODULAR SEMICONDUCTOR DEVICES AND ELECTRONIC DEVICES INCORPORATING THE SAME

      
Numéro d'application 18332777
Statut En instance
Date de dépôt 2023-06-12
Date de la première publication 2023-12-21
Propriétaire STATS ChipPAC Pte. Ltd. (Singapour)
Inventeur(s)
  • Park, Soohan
  • Kim, Kyungeun
  • Shin, Youjin
  • Kim, Hyesun

Abrégé

A modular semiconductor device comprises: an encapsulant layer with an encapsulant bottom surface and an encapsulant top surface, wherein the encapsulant layer comprises a component region and an interlayer connection region; wherein the semiconductor component comprises a component conductive pattern exposed from the encapsulant bottom surface; an interlayer connection array disposed within the interlayer connection region, wherein the interlayer connection array comprises one or more conductive vias each extending between the encapsulant bottom surface and the encapsulant top surface; and an interposer layer laminated on the encapsulant layer and having an interposer bottom surface and an interposer top surface, wherein the interposer top surface is in contact with the encapsulant bottom surface; wherein the interposer layer comprises an interposer conductive pattern on the interposer bottom surface, and an interposer interconnection structure electrically coupled to the component conductive pattern, the interposer conductive pattern and the one or more conductive vias.

Classes IPC  ?

  • H01L 23/498 - Connexions électriques sur des substrats isolants
  • H01L 25/16 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide les dispositifs étant de types couverts par plusieurs des groupes principaux , ou dans une seule sous-classe de , , p.ex. circuit hybrides
  • H01L 25/03 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide les dispositifs étant tous d'un type prévu dans le même sous-groupe des groupes , ou dans une seule sous-classe de , , p.ex. ensembles de diodes redresseuses
  • H01L 21/56 - Capsulations, p.ex. couches de capsulation, revêtements
  • H01L 23/00 - DISPOSITIFS À SEMI-CONDUCTEURS NON COUVERTS PAR LA CLASSE - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
  • H01L 25/00 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
  • H01L 23/31 - Capsulations, p.ex. couches de capsulation, revêtements caractérisées par leur disposition
  • H01L 23/538 - Dispositions pour conduire le courant électrique à l'intérieur du dispositif pendant son fonctionnement, d'un composant à un autre la structure d'interconnexion entre une pluralité de puces semi-conductrices se trouvant au-dessus ou à l'intérieur de substrats isolants

46.

ANTENNA MODULE, SEMICONDUCTOR DEVICE AND METHODS FOR MAKING THE SAME

      
Numéro d'application 18334375
Statut En instance
Date de dépôt 2023-06-14
Date de la première publication 2023-12-21
Propriétaire STATS ChipPAC Pte. Ltd. (Singapour)
Inventeur(s)
  • Lee, Hunteak
  • Song, Sangho
  • Lee, Yeonjee

Abrégé

An antenna module comprises: an antenna body comprising a first surface for attaching the antenna module to an external substrate, and a second surface through which the antenna module transmits and receives electromagnetic signals, wherein the first surface is opposite to the second surface; an antenna conductive pattern formed within the antenna body; and a shielding fence laterally surrounding the antenna conductive pattern for shielding electromagnetic interferences.

Classes IPC  ?

  • H01Q 1/24 - Supports; Moyens de montage par association structurale avec d'autres équipements ou objets avec appareil récepteur
  • H01L 23/66 - Adaptations pour la haute fréquence
  • H01L 23/64 - Dispositions relatives à l'impédance
  • H01L 23/498 - Connexions électriques sur des substrats isolants

47.

SEMICONDUCTOR DEVICE AND METHOD FOR MAKING THE SAME

      
Numéro d'application 18313316
Statut En instance
Date de dépôt 2023-05-06
Date de la première publication 2023-12-21
Propriétaire STATS ChipPAC Pte. Ltd. (Singapour)
Inventeur(s)
  • Kim, Heeyoun
  • Koo, Kyowang
  • Kim, Junghoon
  • Kim, Youngsang
  • Kim, Kyungmoon

Abrégé

A semiconductor device and a method for making the same are provided. The semiconductor device includes: a substrate including a substrate top surface and a substrate bottom surface; an electronic component mounted on the substrate top surface; a bottom encapsulant disposed on the substrate top surface and encapsulating the electronic component; a top encapsulant disposed on the bottom encapsulant; an internal shielding layer disposed between the bottom encapsulant and the top encapsulant, wherein a projection of the internal shielding layer onto the substrate top surface overlaps with the electronic component, the internal shielding layer has an internal shielding layer lateral surface, and a portion of the internal shielding layer lateral surface is exposed from the bottom encapsulant and the top encapsulant; and an external shielding layer covering the bottom encapsulant and the top encapsulant and contacting with the exposed portion of the internal shielding layer lateral surface.

Classes IPC  ?

  • H01L 23/552 - Protection contre les radiations, p.ex. la lumière
  • H01L 21/48 - Fabrication ou traitement de parties, p.ex. de conteneurs, avant l'assemblage des dispositifs, en utilisant des procédés non couverts par l'un uniquement des groupes

48.

SEMICONDUCTOR DEVICE AND METHOD FOR MAKING THE SAME

      
Numéro d'application 18332023
Statut En instance
Date de dépôt 2023-06-09
Date de la première publication 2023-12-21
Propriétaire STATS ChipPAC Pte. Ltd. (Singapour)
Inventeur(s)
  • Choi, Joonyoung
  • Kim, Woosoon
  • Hong, Seongkwon
  • Kim, Gayeon

Abrégé

A semiconductor device and a method for forming the same are provided. The method includes: providing a substrate; providing a semiconductor die having a first die surface and a second die surface opposite to the first die surface; attaching the first die surface to the substrate via an interconnect structure comprising solder; and irradiating the second die surface with a laser beam, wherein the laser beam passes through the semiconductor die and reflows the solder of the interconnect structure. In the method, laser-assisted bonding can is used to reflow solder bumps, and thermal interface material can be formed after the laser-assisted bonding.

Classes IPC  ?

  • H01L 23/00 - DISPOSITIFS À SEMI-CONDUCTEURS NON COUVERTS PAR LA CLASSE - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
  • H01L 23/373 - Refroidissement facilité par l'emploi de matériaux particuliers pour le dispositif
  • H01L 23/367 - Refroidissement facilité par la forme du dispositif
  • H01L 21/48 - Fabrication ou traitement de parties, p.ex. de conteneurs, avant l'assemblage des dispositifs, en utilisant des procédés non couverts par l'un uniquement des groupes

49.

DEVELOPING APPARATUS AND SUBSTRATE PROCESSING APPARATUS

      
Numéro d'application 18333570
Statut En instance
Date de dépôt 2023-06-13
Date de la première publication 2023-12-21
Propriétaire STATS ChipPAC Pte. Ltd. (Singapour)
Inventeur(s)
  • Nam, Giwoong
  • Kwak, Jin
  • Lee, Jaeseung
  • Choi, Taekyu
  • Son, Inho
  • Park, Sanghyun
  • Kang, Yeongwon

Abrégé

The present application relates to a developing apparatus. The developing apparatus comprises a housing; a wafer support disposed within the housing and for holding a wafer; a semipermeable diaphragm disposed within the housing and separating the housing into an upper housing defining an upper chamber and a lower housing defining a low chamber, wherein the semipermeable diaphragm is semipermeable to moisture such that moisture is allowed to move from the lower chamber to the upper chamber, but liquid drops are prohibited to move from the upper chamber to the lower chamber; and a nozzle assembly disposed above the wafer support and for spraying at least developer to the wafer support.

Classes IPC  ?

  • G03F 7/00 - Production par voie photomécanique, p.ex. photolithographique, de surfaces texturées, p.ex. surfaces imprimées; Matériaux à cet effet, p.ex. comportant des photoréserves; Appareillages spécialement adaptés à cet effet

50.

SEMICONDUCTOR DEVICE AND METHOD FOR MAKING THE SAME

      
Numéro d'application 18329605
Statut En instance
Date de dépôt 2023-06-06
Date de la première publication 2023-12-14
Propriétaire STATS ChipPAC Pte. Ltd. (Singapour)
Inventeur(s)
  • Lee, Seunghyun
  • Kim, Kyunghwan
  • Park, Hongkyu
  • Seo, Inho
  • Jin, Myunggyu

Abrégé

A semiconductor device comprises a substrate, at least one electronic component mounted on the substrate, an encapsulant formed on the substrate and at least partially encapsulating the at least one electronic component, a shielding layer formed on the encapsulant, a thermal interface layer formed on the shielding layer, and a metal lid formed on the thermal interface layer.

Classes IPC  ?

  • H01L 23/552 - Protection contre les radiations, p.ex. la lumière
  • H01L 23/31 - Capsulations, p.ex. couches de capsulation, revêtements caractérisées par leur disposition
  • H01L 21/56 - Capsulations, p.ex. couches de capsulation, revêtements
  • H01L 23/36 - Emploi de matériaux spécifiés ou mise en forme, en vue de faciliter le refroidissement ou le chauffage, p.ex. dissipateurs de chaleur

51.

Compartment Shielding With Metal Frame and Cap

      
Numéro d'application 18454709
Statut En instance
Date de dépôt 2023-08-23
Date de la première publication 2023-12-14
Propriétaire STATS ChipPAC Pte. Ltd. (Singapour)
Inventeur(s)
  • Hwang, Bokyeong
  • Kim, Jingwan
  • Kim, Minjung

Abrégé

A semiconductor device has a substrate and a first semiconductor die disposed over the substrate. A first metal frame is disposed over the substrate around the first semiconductor die. A first metal lid is disposed over the first metal frame. A flap of the first metal lid includes an elastic characteristic to latch onto the first metal frame. An edge of the flap can have a castellated edge. A recess in the first metal frame and a protrusion on the first metal lid can be used to latch the first metal lid onto the first metal frame. A second metal frame and second metal lid can be disposed over an opposite surface of the substrate from the first metal frame.

Classes IPC  ?

  • H01L 23/051 - Conteneurs; Scellements caractérisés par la forme le conteneur étant une structure creuse ayant une base conductrice qui sert de support et en même temps de connexion électrique pour le corps semi-conducteur une autre connexion étant constituée par le couvercle parallèle à la base, p.ex. du type "sandwich"
  • H01L 21/60 - Fixation des fils de connexion ou d'autres pièces conductrices, devant servir à conduire le courant vers le ou hors du dispositif pendant son fonctionnement
  • H01L 23/049 - Conteneurs; Scellements caractérisés par la forme le conteneur étant une structure creuse ayant une base conductrice qui sert de support et en même temps de connexion électrique pour le corps semi-conducteur les autres connexions étant perpendiculaires à la base
  • H05K 9/00 - Blindage d'appareils ou de composants contre les champs électriques ou magnétiques

52.

Semiconductor Device and Method for Advanced Thermal Dissipation

      
Numéro d'application 17805951
Statut En instance
Date de dépôt 2022-06-08
Date de la première publication 2023-12-14
Propriétaire STATS ChipPAC Pte. Ltd. (Singapour)
Inventeur(s)
  • Lee, Seunghyun
  • Lee, Heesoo

Abrégé

A semiconductor device has a substrate and a semiconductor die disposed over the substrate. A tape is disposed over the semiconductor die. An encapsulant is deposited over the substrate, semiconductor die, and tape. The tape is removed to leave a cavity in the encapsulant over the semiconductor die. A shielding layer is formed over the encapsulant and semiconductor die. A heat spreader is disposed over the shielding layer. The heat spreader includes a protrusion extending into the cavity of the encapsulant.

Classes IPC  ?

  • H01L 23/367 - Refroidissement facilité par la forme du dispositif
  • H01L 23/522 - Dispositions pour conduire le courant électrique à l'intérieur du dispositif pendant son fonctionnement, d'un composant à un autre comprenant des interconnexions externes formées d'une structure multicouche de couches conductrices et isolantes inséparables du corps semi-conducteur sur lequel elles ont été déposées
  • H01L 23/373 - Refroidissement facilité par l'emploi de matériaux particuliers pour le dispositif

53.

Semiconductor Device and Method of Selective Shielding Using FOD Material

      
Numéro d'application 17806241
Statut En instance
Date de dépôt 2022-06-09
Date de la première publication 2023-12-14
Propriétaire STATS ChipPAC Pte. Ltd. (Singapour)
Inventeur(s)
  • Moon, Jisik
  • Kim, Youngsang
  • Kwon, Jieun

Abrégé

A semiconductor device has a substrate and first electrical component disposed over the substrate. A first shielding layer is disposed over the first electrical component. A first film material is disposed between the first electrical component and first shielding layer for selective attachment of the first shielding layer. A second electrical component can be disposed over the substrate. A second shielding layer is disposed over the second electrical component, and a second film material disposed between the second electrical component and second shielding layer. A third shielding layer can be disposed over the first shielding layer, and a third film material disposed between the first shielding layer and third shielding layer. A fourth film material can be disposed between the first electrical component and substrate. An encapsulant is deposited over the first electrical component and substrate. A fourth shielding layer is formed over the encapsulant.

Classes IPC  ?

  • H01L 23/552 - Protection contre les radiations, p.ex. la lumière
  • H01L 23/31 - Capsulations, p.ex. couches de capsulation, revêtements caractérisées par leur disposition
  • H01L 21/48 - Fabrication ou traitement de parties, p.ex. de conteneurs, avant l'assemblage des dispositifs, en utilisant des procédés non couverts par l'un uniquement des groupes
  • H01L 21/56 - Capsulations, p.ex. couches de capsulation, revêtements

54.

HEAT SPREADER FOR USE WITH A SEMICONDUCTOR DEVICE

      
Numéro d'application 18330347
Statut En instance
Date de dépôt 2023-06-06
Date de la première publication 2023-12-14
Propriétaire STATS ChipPAC Pte. Ltd. (Singapour)
Inventeur(s)
  • Park, Soohan
  • Kim, Hyesun
  • Kim, Kyungeun
  • Shin, Youjin

Abrégé

Provided is a heat spreader for use with a semiconductor device comprising a substrate and at least one semiconductor die mounted on the substrate. The heat spreader comprises: a main body defining a space for receiving the at least one semiconductor die; and two foot supports extending downward from the main body and opposite to each other, each of the foot supports defining a slot at its inner surface, wherein the slots of the two foot supports are aligned with each other. When the heat spreader is mounted with the semiconductor device, the slots prevent the substrate from moving closer to or away from the main body.

Classes IPC  ?

  • H01L 23/367 - Refroidissement facilité par la forme du dispositif
  • H01L 23/00 - DISPOSITIFS À SEMI-CONDUCTEURS NON COUVERTS PAR LA CLASSE - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
  • H01L 21/50 - Assemblage de dispositifs à semi-conducteurs en utilisant des procédés ou des appareils non couverts par l'un uniquement des groupes

55.

PARTIALLY SHIEDED SEMICONDUCTOR DEVICE AND METHOD FOR MAKING THE SAME

      
Numéro d'application 18332779
Statut En instance
Date de dépôt 2023-06-12
Date de la première publication 2023-12-14
Propriétaire STATS ChipPAC Pte. Ltd. (Singapour)
Inventeur(s)
  • Lee, Hunteak
  • Song, Sangho
  • Lee, Yeonjee
  • Lee, Heesoo

Abrégé

A method for making a semiconductor device comprises: providing a substrate having a first region and a second region, wherein the first region comprises at least one electronic component and a conductive pattern formed therein; forming a conductive bar on the conductive pattern; forming an encapsulant layer in the first region of the substrate to cover the at least one electronic component, the conductive bar and the conductive pattern; removing a portion of the encapsulant layer that is above the conductive bar to expose the conductive bar and separate the encapsulant layer into a main portion and a peripheral portion; disposing a deposition mask above the substrate to cover the second region; and depositing a conductive material on the substrate to form a shielding layer on the substrate which is not covered by the deposition mask.

Classes IPC  ?

  • H01L 23/552 - Protection contre les radiations, p.ex. la lumière
  • H01L 21/56 - Capsulations, p.ex. couches de capsulation, revêtements

56.

Semiconductor Device and Method of Providing High Density Component Spacing

      
Numéro d'application 18451743
Statut En instance
Date de dépôt 2023-08-17
Date de la première publication 2023-12-14
Propriétaire STATS ChipPAC Pte. Ltd. (Singapour)
Inventeur(s)
  • Beak, Woonjae
  • Kim, Minsu
  • Lee, Heesoo

Abrégé

A semiconductor device has a substrate and a first conductive layer formed over the substrate. A second conductive layer is formed over the first conductive layer. The first conductive layer can be copper, and the second conductive layer can be nickel. A thickness of the second conductive layer is greater than a thickness of the first conductive layer. A flux material is deposited over the second conductive layer by a printing process. An electrical component is disposed over the flux material, and the flux material is reflowed to make electrical connection between the electrical component and second conductive layer. The flux material substantially vaporizes during the reflow to reduce the occurrence of short circuits. The electrical components can be placed over the substrate with narrow spacing and higher density given the use of the flux material to make electrical connection. An encapsulant is deposited over the electrical component.

Classes IPC  ?

  • H01L 23/532 - Dispositions pour conduire le courant électrique à l'intérieur du dispositif pendant son fonctionnement, d'un composant à un autre comprenant des interconnexions externes formées d'une structure multicouche de couches conductrices et isolantes inséparables du corps semi-conducteur sur lequel elles ont été déposées caractérisées par les matériaux
  • H01L 21/768 - Fixation d'interconnexions servant à conduire le courant entre des composants distincts à l'intérieur du dispositif
  • H01L 23/31 - Capsulations, p.ex. couches de capsulation, revêtements caractérisées par leur disposition

57.

Shielded Semiconductor Package with Open Terminal and Methods of Making

      
Numéro d'application 18455419
Statut En instance
Date de dépôt 2023-08-24
Date de la première publication 2023-12-14
Propriétaire STATS ChipPAC Pte. Ltd. (Singapour)
Inventeur(s)
  • Kim, Changoh
  • Koo, Kyowang
  • Cho, Sungwon
  • Choi, Bongwoo
  • Lee, Jiwon

Abrégé

A semiconductor device has a substrate. An electrical component is disposed over a surface of the substrate. An encapsulant is deposited over the electrical component and substrate. A portion of the surface of the substrate remains exposed from the encapsulant. A shielding layer is formed over the encapsulant. A portion of the shielding layer is removed to expose the portion of the surface of the substrate.

Classes IPC  ?

  • H01L 23/552 - Protection contre les radiations, p.ex. la lumière
  • H01L 21/311 - Gravure des couches isolantes
  • H01L 21/56 - Capsulations, p.ex. couches de capsulation, revêtements
  • H01L 23/31 - Capsulations, p.ex. couches de capsulation, revêtements caractérisées par leur disposition
  • H01L 23/00 - DISPOSITIFS À SEMI-CONDUCTEURS NON COUVERTS PAR LA CLASSE - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
  • H01L 23/66 - Adaptations pour la haute fréquence

58.

METHOD AND APPARATUS FOR FORMING SEMICONDUCTOR DEVICE

      
Numéro d'application 18328795
Statut En instance
Date de dépôt 2023-06-05
Date de la première publication 2023-12-07
Propriétaire STATS ChipPAC Pte. Ltd. (Singapour)
Inventeur(s)
  • Lee, Seunghyun
  • Lee, Hyeonchul
  • Hwang, Yujin
  • Kwon, Dayoung

Abrégé

A method for forming a semiconductor device is provided. The method include: providing a package including: a substrate; a stress absorbing layer disposed on a top surface of the substrate; an electronic component mounted on the top surface of substrate; and a first contact pad disposed on the top surface of the substrate and exposed from the stress absorbing layer; providing a mold including: a first cavity exposed from a bottom surface of the mold; and a recess formed adjacent to the first cavity; engaging the mold and the package with the first cavity over the electronic component and the recess between the electronic component and the first contact pad; and injecting encapsulation material into the first cavity to form an encapsulant over the electronic component.

Classes IPC  ?

  • H01L 23/31 - Capsulations, p.ex. couches de capsulation, revêtements caractérisées par leur disposition
  • H01L 21/56 - Capsulations, p.ex. couches de capsulation, revêtements
  • H01L 23/00 - DISPOSITIFS À SEMI-CONDUCTEURS NON COUVERTS PAR LA CLASSE - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide

59.

Semiconductor Device and Method of Disposing Electrical Components Over Side Surfaces of Interconnect Substrate

      
Numéro d'application 17805096
Statut En instance
Date de dépôt 2022-06-02
Date de la première publication 2023-12-07
Propriétaire STATS ChipPAC Pte. Ltd. (Singapour)
Inventeur(s)
  • Lee, Gunhyuck
  • Lee, Heesoo
  • Son, Sanghyun
  • Hwang, Bokyeong

Abrégé

A semiconductor device has an interconnect substrate with a conductive via. A first electrical component is disposed over a major surface of the interconnect substrate. An electrical interconnect compound is disposed over the conductive via exposed from a side surface of the interconnect substrate. The electrical interconnect compound can be applied with a tilt nozzle oriented at an angle. A second electrical component is disposed on the electrical interconnect compound on the conductive via exposed from the side surface of the interconnect substrate. A plurality of second electrical components can be disposed on two or more side surfaces of the interconnect substrate. The interconnect substrate can have a plurality of stacked conductive vias and the second electrical component is disposed over the stacked conductive vias. An encapsulant is deposited over the first electrical component and interconnect substrate. A shielding layer can be formed over the encapsulant.

Classes IPC  ?

  • H01L 23/498 - Connexions électriques sur des substrats isolants
  • H01L 23/31 - Capsulations, p.ex. couches de capsulation, revêtements caractérisées par leur disposition
  • H01L 23/552 - Protection contre les radiations, p.ex. la lumière
  • H01L 21/48 - Fabrication ou traitement de parties, p.ex. de conteneurs, avant l'assemblage des dispositifs, en utilisant des procédés non couverts par l'un uniquement des groupes
  • H01L 21/56 - Capsulations, p.ex. couches de capsulation, revêtements

60.

METHODS FOR MAKING SEMICONDUCTOR DEVICES

      
Numéro d'application 18317093
Statut En instance
Date de dépôt 2023-05-15
Date de la première publication 2023-11-30
Propriétaire STATS ChipPAC Pte. Ltd. (Singapour)
Inventeur(s)
  • Lee, Gunhyuck
  • Jang, Yujeong

Abrégé

A method for making semiconductor devices includes: attaching a substrate with a plurality of electronic components onto a composite tape having an adhesive layer which is sensitive to ultraviolet (UV) irradiation and a UV-transparent base film, wherein the substrate is attached onto the adhesive layer of the composite tape; placing the substrate and the composite tape on a UV-transparent carrier, wherein the UV-transparent carrier is in contact with the UV-transparent base film of the composite tape; singulating the substrate into a plurality of semiconductor devices each having one of the plurality of electronic components; depositing a shielding material on the plurality of semiconductor devices to form a shielding layer on each of the plurality of semiconductor devices; irradiating a UV light to the composite tape through the UV-transparent carrier to reduce adhesivity of the adhesive layer; and detaching the plurality of semiconductor devices from the UV-transparent carrier.

Classes IPC  ?

  • H01L 21/683 - Appareils spécialement adaptés pour la manipulation des dispositifs à semi-conducteurs ou des dispositifs électriques à l'état solide pendant leur fabrication ou leur traitement; Appareils spécialement adaptés pour la manipulation des plaquettes pendant la fabrication ou le traitement des dispositifs à semi-conducteurs ou des dispositifs électriques à l'état solide ou de leurs composants pour le maintien ou la préhension
  • H01L 21/56 - Capsulations, p.ex. couches de capsulation, revêtements
  • H01L 21/786 - Fabrication ou traitement de dispositifs consistant en une pluralité de composants à l'état solide ou de circuits intégrés formés dans ou sur un substrat commun avec une division ultérieure du substrat en plusieurs dispositifs individuels pour produire des dispositifs qui consistent chacun en un seul élément de circuit le substrat étant autre chose qu'un corps semi-conducteur, p.ex. un corps isolant

61.

APPARATUS AND METHOD FOR SELECTIVELY FORMING A SHIELDING LAYER ON A SEMICONDUCTOR PACKAGE

      
Numéro d'application 18315490
Statut En instance
Date de dépôt 2023-05-10
Date de la première publication 2023-11-23
Propriétaire STATS ChipPAC Pte. Ltd. (Singapour)
Inventeur(s)
  • Lee, Gunhyuck
  • Jang, Yujeong

Abrégé

An apparatus for selectively forming a shielding layer on a semiconductor package is provided. The apparatus includes: a tray including a plurality of package seats, the tray defines, for each of the plurality of package seats, one or more sets of guide holes outside the package seat; deposition masks, each of the deposition masks includes: a set of pins releasably inserted within one set of the one or more sets of guide holes to place the deposition mask on the tray; and a cover attached to the set of pins, the cover is configured to cover at least a portion of an outer surface of a semiconductor package received within a package seat when the set of pins is inserted within the set of guide holes associated with the package seat; and a deposition source configured to deposit a shielding material.

Classes IPC  ?

  • H01L 23/552 - Protection contre les radiations, p.ex. la lumière
  • H01L 23/31 - Capsulations, p.ex. couches de capsulation, revêtements caractérisées par leur disposition
  • H01L 21/56 - Capsulations, p.ex. couches de capsulation, revêtements

62.

HEAT SPREADER FOR USE WITH A SEMICONDUCTOR DEVICE

      
Numéro d'application 18315496
Statut En instance
Date de dépôt 2023-05-10
Date de la première publication 2023-11-16
Propriétaire STATS ChipPAC Pte. Ltd. (Singapour)
Inventeur(s)
  • Park, Soohan
  • Kim, Kyungeun
  • Park, Yosep
  • Ra, Inweon

Abrégé

A heat spreader can be used with a semiconductor component. The heat spreader includes: a body having a bottom surface to be in thermal contact with the semiconductor component, and a top surface opposite to the bottom surface; a plurality of holes disposed at a non-peripheral region of the body, wherein each hole passes through the body between the top surface and the bottom surface; and a plurality of extensions each being disposed within one of the plurality of holes and extending from the top surface and downward below the bottom surface, wherein the plurality of extensions are configured to hold the semiconductor component when the heat spreader is mounted with the semiconductor component.

Classes IPC  ?

  • H01L 23/40 - Supports ou moyens de fixation pour les dispositifs de refroidissement ou de chauffage amovibles
  • H01L 23/495 - Cadres conducteurs
  • H01L 23/13 - Supports, p.ex. substrats isolants non amovibles caractérisés par leur forme
  • H01L 21/60 - Fixation des fils de connexion ou d'autres pièces conductrices, devant servir à conduire le courant vers le ou hors du dispositif pendant son fonctionnement

63.

Semiconductor Device and Method of Forming a Slot in EMI Shielding with Improved Removal Depth

      
Numéro d'application 18359688
Statut En instance
Date de dépôt 2023-07-26
Date de la première publication 2023-11-16
Propriétaire STATS ChipPAC Pte. Ltd. (Singapour)
Inventeur(s)
  • Kim, Changoh
  • Jung, Jinhee
  • Lee, Jiwon
  • Jang, Yujeong

Abrégé

A semiconductor device is formed by providing a semiconductor package including a shielding layer and forming a slot in the shielding layer using a laser. The laser is turned on and exposed to the shielding layer with a center of the laser disposed over a first point of the shielding layer. The laser is moved in a loop while the laser remains on and exposed to the shielding layer. Exposure of the laser to the shielding layer is stopped when the center of the laser is disposed over a second point of the shielding layer. A distance between the first point and the second point is approximately equal to a radius of the laser.

Classes IPC  ?

  • H01L 23/552 - Protection contre les radiations, p.ex. la lumière
  • H01L 23/31 - Capsulations, p.ex. couches de capsulation, revêtements caractérisées par leur disposition
  • H01L 25/065 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide les dispositifs étant tous d'un type prévu dans le même sous-groupe des groupes , ou dans une seule sous-classe de , , p.ex. ensembles de diodes redresseuses les dispositifs n'ayant pas de conteneurs séparés les dispositifs étant d'un type prévu dans le groupe
  • H01L 21/3213 - Gravure physique ou chimique des couches, p.ex. pour produire une couche avec une configuration donnée à partir d'une couche étendue déposée au préalable

64.

METHOD AND APPARATUS FOR TESTING A SEMICONDUCTOR DEVICE

      
Numéro d'application 18312604
Statut En instance
Date de dépôt 2023-05-05
Date de la première publication 2023-11-09
Propriétaire STATS ChipPAC Pte. Ltd. (Singapour)
Inventeur(s)
  • Moon, Zunbae
  • Kim, Wonjung
  • Han, Kyouyong

Abrégé

A method and an apparatus for testing a semiconductor device are provided. The apparatus includes: one or more ground contacts configured for coupling to one or more ground terminals of the semiconductor device respectively; and a detection module having one or more inputs coupled to the one or more ground contacts respectively, and configured to detect electrical conditions at the one or more ground contacts; wherein, when the semiconductor device is mounted on the test apparatus, a first signal is generated at an output of the detection module if all of the one or more ground contacts are coupled to the one or more ground terminals of the semiconductor device, and a second signal different from the first signal is generated at the output of the detection module if at least one of the one or more ground contacts is not coupled to the one or more ground terminals.

Classes IPC  ?

  • G01R 1/04 - Boîtiers; Organes de support; Agencements des bornes
  • G01R 1/067 - Sondes de mesure

65.

PSPI-based Patterning Method for RDL

      
Numéro d'application 18355906
Statut En instance
Date de dépôt 2023-07-20
Date de la première publication 2023-11-09
Propriétaire STATS ChipPAC Pte. Ltd. (Singapour)
Inventeur(s)
  • Kim, Changoh
  • Jung, Jinhee

Abrégé

A semiconductor device is formed by providing a semiconductor package including a shielding layer and forming a slot in the shielding layer using a laser. The laser is turned on and exposed to the shielding layer with a center of the laser disposed over a first point of the shielding layer. The laser is moved in a loop while the laser remains on and exposed to the shielding layer. Exposure of the laser to the shielding layer is stopped when the center of the laser is disposed over a second point of the shielding layer. A distance between the first point and the second point is approximately equal to a radius of the laser.

Classes IPC  ?

  • H01L 25/00 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
  • H01L 21/78 - Fabrication ou traitement de dispositifs consistant en une pluralité de composants à l'état solide ou de circuits intégrés formés dans ou sur un substrat commun avec une division ultérieure du substrat en plusieurs dispositifs individuels
  • H01L 21/56 - Capsulations, p.ex. couches de capsulation, revêtements
  • H01L 25/065 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide les dispositifs étant tous d'un type prévu dans le même sous-groupe des groupes , ou dans une seule sous-classe de , , p.ex. ensembles de diodes redresseuses les dispositifs n'ayant pas de conteneurs séparés les dispositifs étant d'un type prévu dans le groupe
  • H01L 23/552 - Protection contre les radiations, p.ex. la lumière

66.

Semiconductor Device and Method of Forming Hybrid TIM Layers

      
Numéro d'application 18344182
Statut En instance
Date de dépôt 2023-06-29
Date de la première publication 2023-11-02
Propriétaire STATS ChipPAC Pte. Ltd. (Singapour)
Inventeur(s)
  • Lee, Taekeun
  • Kim, Youngcheol
  • Kim, Youngmin
  • Kim, Yongmin

Abrégé

A semiconductor device has an electrical component and a first TIM with a first compliant property is disposed over a surface of the electrical component. A second TIM having a second compliant property greater than the first compliant property is disposed over the surface of the electrical component within the first TIM. A third TIM can be disposed over the surface of the electrical component along the first TIM. A heat sink is disposed over the first TIM and second TIM. The second TIM has a shape of a star pattern, grid of dots, parallel lines, serpentine, or concentric geometric shapes. The first TIM provides adhesion for joint reliability and the second TIM provides stress relief. Alternatively, a heat spreader is disposed over the first TIM and second TIM and a heat sink is disposed over a third TIM and fourth TIM on the heat spreader.

Classes IPC  ?

  • H01L 21/48 - Fabrication ou traitement de parties, p.ex. de conteneurs, avant l'assemblage des dispositifs, en utilisant des procédés non couverts par l'un uniquement des groupes
  • H01L 23/373 - Refroidissement facilité par l'emploi de matériaux particuliers pour le dispositif
  • H01L 23/498 - Connexions électriques sur des substrats isolants
  • H01L 23/00 - DISPOSITIFS À SEMI-CONDUCTEURS NON COUVERTS PAR LA CLASSE - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
  • H01L 23/367 - Refroidissement facilité par la forme du dispositif

67.

Semiconductor Device and Method of Forming SIP Module Absent Substrate

      
Numéro d'application 17661747
Statut En instance
Date de dépôt 2022-05-02
Date de la première publication 2023-11-02
Propriétaire STATS ChipPAC Pte. Ltd. (Singapour)
Inventeur(s)
  • Kwon, Jieun
  • Moon, Jisik
  • Lee, Kicheol
  • Lim, Bolee

Abrégé

A semiconductor device has a sacrificial substrate and an electrical component disposed over the sacrificial substrate. A bump stop layer is formed within the sacrificial substrate. At least a portion of the bump or terminal of the electrical component is embedded into the sacrificial substrate to contact the bump stop layer. An encapsulant is deposited over the electrical component and sacrificial substrate. A channel is formed through the encapsulant and partially into the sacrificial substrate. The sacrificial substrate is removed to leave a bump or terminal of the electrical component extending out from the encapsulant. A thickness of the semiconductor device is determined by a thickness of the encapsulant and bump extending out from the encapsulant. A portion of the encapsulant can be removed to reduce the thickness of the semiconductor device. A conductive paste can be deposited over the bump or terminal extending out from the encapsulant.

Classes IPC  ?

  • H01L 21/56 - Capsulations, p.ex. couches de capsulation, revêtements
  • H01L 23/00 - DISPOSITIFS À SEMI-CONDUCTEURS NON COUVERTS PAR LA CLASSE - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
  • H01L 23/31 - Capsulations, p.ex. couches de capsulation, revêtements caractérisées par leur disposition

68.

INTERCONNECT DEVICE AND SEMICONDUCTOR ASSEMBLY INCORPORATING THE SAME

      
Numéro d'application 18302807
Statut En instance
Date de dépôt 2023-04-19
Date de la première publication 2023-10-26
Propriétaire STATS ChipPAC Pte. Ltd. (Singapour)
Inventeur(s)
  • Lee, Gunhyuck
  • Son, Sanghyun

Abrégé

An interconnect device comprises an insulating frame. The insulating frame comprises: a top insulating layer formed uppermost of the insulating frame and occupying an entirety of a top surface of the insulating frame; a bottom insulating layer formed lowermost of the insulating frame and occupying an entirety of a bottom surface of the insulating frame; and a central insulating layer that includes a plurality of insulators disposed between the top insulating layer and the bottom insulating layer, wherein the plurality of insulators form a plurality of through-holes between a first lateral surface and a second lateral surface of the central insulating layer. The interconnect device further comprises a plurality of bridge conductors, wherein each of the plurality of bridge conductors is disposed within a respective one of the plurality of through-holes and extends between the first lateral surface and the second lateral surface of the central insulating layer.

Classes IPC  ?

  • H01L 23/538 - Dispositions pour conduire le courant électrique à l'intérieur du dispositif pendant son fonctionnement, d'un composant à un autre la structure d'interconnexion entre une pluralité de puces semi-conductrices se trouvant au-dessus ou à l'intérieur de substrats isolants
  • H01L 25/16 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide les dispositifs étant de types couverts par plusieurs des groupes principaux , ou dans une seule sous-classe de , , p.ex. circuit hybrides

69.

Semiconductor Device and Method of Forming Discrete Antenna Modules

      
Numéro d'application 18343606
Statut En instance
Date de dépôt 2023-06-28
Date de la première publication 2023-10-26
Propriétaire STATS ChipPAC Pte. Ltd. (Singapour)
Inventeur(s)
  • Lee, Hunteak
  • Lee, Choon Heung
  • Ye, Junho

Abrégé

A semiconductor device has an electrical component assembly, and a plurality of discrete antenna modules disposed over the electrical component assembly. Each discrete antenna module is capable of providing RF communication for the electrical component assembly. RF communication can be enabled for a first one of the discrete antenna modules, while RF communication is disabled for a second one of the discrete antenna modules. Alternatively, RF communication is enabled for the second one of the discrete antenna modules, while RF communication is disabled for the first one of the discrete antenna modules. A bump is formed over the discrete antenna modules. An encapsulant is deposited around the discrete antenna modules. A shielding layer is formed over the electrical components assembly. A stud or core ball can be formed internal to a bump connecting the discrete antenna modules to the electrical component assembly.

Classes IPC  ?

  • H01L 23/66 - Adaptations pour la haute fréquence
  • H01L 23/31 - Capsulations, p.ex. couches de capsulation, revêtements caractérisées par leur disposition
  • H01L 23/538 - Dispositions pour conduire le courant électrique à l'intérieur du dispositif pendant son fonctionnement, d'un composant à un autre la structure d'interconnexion entre une pluralité de puces semi-conductrices se trouvant au-dessus ou à l'intérieur de substrats isolants
  • H01L 21/48 - Fabrication ou traitement de parties, p.ex. de conteneurs, avant l'assemblage des dispositifs, en utilisant des procédés non couverts par l'un uniquement des groupes
  • H01L 21/56 - Capsulations, p.ex. couches de capsulation, revêtements
  • H01Q 1/22 - Supports; Moyens de montage par association structurale avec d'autres équipements ou objets
  • H01L 23/552 - Protection contre les radiations, p.ex. la lumière

70.

Semiconductor Device and Method of Integrating RF Antenna Interposer with Semiconductor Package

      
Numéro d'application 18344366
Statut En instance
Date de dépôt 2023-06-29
Date de la première publication 2023-10-26
Propriétaire STATS ChipPAC Pte. Ltd. (Singapour)
Inventeur(s)
  • Cho, Namju
  • Kim, Youngcheol
  • Choi, Haengcheol

Abrégé

A semiconductor device has a substrate and a first electrical component disposed over a first surface of the substrate. An RF antenna interposer is disposed over the substrate with the first electrical component connected to a first antenna disposed on a surface of the antenna interposer. An area of the antenna interposer is substantially the same as an area of the substrate. The first antenna disposed on the surface of the antenna interposer has a plurality of islands of conductive material. Alternatively, the first antenna disposed on the surface of the antenna interposer has a spiral shape of conductive material. A second antenna can be disposed on the surface of the antenna interposer connected to a second electrical component disposed over the substrate. A second electrical component can be disposed over a second surface of the substrate opposite the first surface of the substrate.

Classes IPC  ?

  • H01L 23/538 - Dispositions pour conduire le courant électrique à l'intérieur du dispositif pendant son fonctionnement, d'un composant à un autre la structure d'interconnexion entre une pluralité de puces semi-conductrices se trouvant au-dessus ou à l'intérieur de substrats isolants
  • H01L 25/00 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
  • H01L 25/18 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide les dispositifs étant de types prévus dans plusieurs sous-groupes différents du même groupe principal des groupes , ou dans une seule sous-classe de ,
  • H01Q 1/22 - Supports; Moyens de montage par association structurale avec d'autres équipements ou objets

71.

STENCIL MASK AND STENCIL PRINTING METHOD

      
Numéro d'application 18299072
Statut En instance
Date de dépôt 2023-04-12
Date de la première publication 2023-10-19
Propriétaire STATS ChipPAC Pte. Ltd. (Singapour)
Inventeur(s)
  • Koo, Kyowang
  • Lee, Kicheol
  • Lim, Bolee

Abrégé

A stencil mask and a stencil printing method are provided. The stencil mask includes: a non-reinforcement portion having a mask surface configured to contact a substrate surface of a substrate; and a reinforcement portion having a thickness greater than that of the non-reinforcement portion, wherein the reinforcement portion includes: an embossed surface for insertion into a cavity of substrate and configured to contact a cavity bottom surface when the stencil mask is placed onto the substrate for stencil printing; and at least one first stencil window that allows the fluid material to flow through the reinforcement portion, wherein the at least one first stencil window is aligned with the at least one printing region within the cavity when the stencil mask is placed onto the substrate for stencil printing.

Classes IPC  ?

  • H05K 3/12 - Appareils ou procédés pour la fabrication de circuits imprimés dans lesquels le matériau conducteur est appliqué au support isolant de manière à former le parcours conducteur recherché utilisant la technique de l'impression pour appliquer le matériau conducteur
  • H01L 23/00 - DISPOSITIFS À SEMI-CONDUCTEURS NON COUVERTS PAR LA CLASSE - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
  • B23K 37/06 - Dispositifs ou procédés auxiliaires non spécialement adaptés à un procédé couvert par un seul des autres groupes principaux de la présente sous-classe pour mettre au bon emplacement les matériaux fondus, p.ex. pour les retenir dans une zone désirée

72.

Semiconductor Device and Method Using an EMI-Absorbing Metal Bar

      
Numéro d'application 17658240
Statut En instance
Date de dépôt 2022-04-06
Date de la première publication 2023-10-12
Propriétaire STATS ChipPAC Pte. Ltd. (Singapour)
Inventeur(s)
  • Han, Kyouyong
  • Kim, Wonjung
  • Park, Woonghui

Abrégé

A semiconductor device has a substrate. A first semiconductor die and second semiconductor die are disposed over the substrate. A metal bar has an EMI-absorbing material disposed over the metal bar. The metal bar is disposed over the substrate between the first semiconductor die and second semiconductor die. An encapsulant is deposited over the first semiconductor die, second semiconductor die, and metal bar. A shielding layer is formed over the encapsulant.

Classes IPC  ?

  • H01L 23/552 - Protection contre les radiations, p.ex. la lumière

73.

METHOD FOR MAKING SEMICONDUCTOR DEVICE

      
Numéro d'application 18184670
Statut En instance
Date de dépôt 2023-03-16
Date de la première publication 2023-10-12
Propriétaire STATS ChipPAC Pte. Ltd. (Singapour)
Inventeur(s)
  • Koo, Kyowang
  • Bae, Seojun
  • Lee, Jungsub

Abrégé

A method for making a semiconductor device is provided. The method includes: providing a package including: a substrate including a top surface and a bottom surface; a top electronic component mounted on the top surface of the substrate; at least one conductive pillar formed on the bottom surface of the substrate; and a protection layer attached on the bottom surface of the substrate and covering the at least one conductive pillar; providing a molding apparatus including a top chase and a bottom chase, wherein a molding material is held in the bottom chase; attaching the protection layer onto the top chase of the molding apparatus; and moving the top chase and the bottom chase close to each other to compress the molding material to cover the top electronic component on the top surface of the substrate, thereby forming a top encapsulation on the top surface of the substrate.

Classes IPC  ?

  • H01L 21/56 - Capsulations, p.ex. couches de capsulation, revêtements
  • H01L 25/00 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide

74.

Semiconductor Device and Method of Forming an Embedded Redistribution Layer

      
Numéro d'application 17657792
Statut En instance
Date de dépôt 2022-04-04
Date de la première publication 2023-10-05
Propriétaire STATS ChipPAC Pte. Ltd. (Singapour)
Inventeur(s)
  • Jang, Junghwan
  • Nam, Giwoong
  • Kang, Myongsuk

Abrégé

A semiconductor device has a semiconductor die. A first dielectric layer is formed over the semiconductor die. A second dielectric layer is formed over the first dielectric layer. A trench is formed in the second dielectric layer. A via opening is formed to expose a contact pad of the semiconductor die within the trench. A seed layer is formed over the second dielectric layer. The seed layer extends into the trench and via opening. A conductive material is deposited into the via opening and trench. The conductive material is overburdened from the trench. The seed layer around the conductive material is etched in a first etching step. The conductive material is etched in a second etching step.

Classes IPC  ?

  • H01L 23/00 - DISPOSITIFS À SEMI-CONDUCTEURS NON COUVERTS PAR LA CLASSE - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide

75.

Semiconductor Device and Method of Controlling Warpage During LAB

      
Numéro d'application 18315991
Statut En instance
Date de dépôt 2023-05-11
Date de la première publication 2023-09-28
Propriétaire STATS ChipPAC Pte. Ltd. (Singapour)
Inventeur(s)
  • Braganca, Jr., Wagno Alves
  • Kim, Kyungoe

Abrégé

A semiconductor device has a semiconductor die and a support tape disposed over a back surface of the semiconductor die opposite an active surface of the semiconductor die. A portion of the back surface of the semiconductor wafer is removed to reduce its thickness. The semiconductor die is part of a semiconductor wafer, and the wafer is singulated to provide the semiconductor die with the support tape disposed on the back surface of the semiconductor die. The support tape can be a polyimide tape. A dicing tape is disposed over the support tape. The semiconductor die is disposed over a substrate. A laser emission is projected onto the semiconductor die to bond the semiconductor die to the substrate. The support tape provides stress relief to avoid warpage of the semiconductor die during the laser emission. The support tape is removed from the back surface of the semiconductor die.

Classes IPC  ?

  • H01L 23/00 - DISPOSITIFS À SEMI-CONDUCTEURS NON COUVERTS PAR LA CLASSE - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
  • H01L 21/683 - Appareils spécialement adaptés pour la manipulation des dispositifs à semi-conducteurs ou des dispositifs électriques à l'état solide pendant leur fabrication ou leur traitement; Appareils spécialement adaptés pour la manipulation des plaquettes pendant la fabrication ou le traitement des dispositifs à semi-conducteurs ou des dispositifs électriques à l'état solide ou de leurs composants pour le maintien ou la préhension
  • H01L 21/78 - Fabrication ou traitement de dispositifs consistant en une pluralité de composants à l'état solide ou de circuits intégrés formés dans ou sur un substrat commun avec une division ultérieure du substrat en plusieurs dispositifs individuels

76.

Semiconductor Device and Method of Forming Bump Pad Array on Substrate for Ground Connection for Heat Sink/Shielding Structure

      
Numéro d'application 18321391
Statut En instance
Date de dépôt 2023-05-22
Date de la première publication 2023-09-28
Propriétaire STATS ChipPAC Pte. Ltd. (Singapour)
Inventeur(s)
  • Apale, Hermes T.
  • Lee, Kyuwon
  • Sackett, Mark

Abrégé

A semiconductor device has a substrate and plurality of first bumps formed over the substrate in an array. An array of second bumps is formed over the substrate on at least two sides of the first bumps. An electrical component is disposed over the first bumps. A package structure is disposed over the substrate and electrical component. The package structure has a horizontal member and legs extending from the horizontal member to form a cavity. The package structure is coupled to the array of second bumps. The package structure includes a material to operate as a heat sink or shielding layer. The shielding layer makes ground connection through the array of second bumps. The first bumps and second bumps have a similar height and width to form in the same manufacturing step. A protective layer, such as conductive epoxy, is disposed over the array of second bumps.

Classes IPC  ?

  • H01L 23/498 - Connexions électriques sur des substrats isolants
  • H01L 23/00 - DISPOSITIFS À SEMI-CONDUCTEURS NON COUVERTS PAR LA CLASSE - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
  • H01L 23/552 - Protection contre les radiations, p.ex. la lumière
  • H01L 21/48 - Fabrication ou traitement de parties, p.ex. de conteneurs, avant l'assemblage des dispositifs, en utilisant des procédés non couverts par l'un uniquement des groupes
  • H01L 23/367 - Refroidissement facilité par la forme du dispositif

77.

TEST SOCKET AND APPARATUS FOR TESTING A SEMICONDUCTOR PACKAGE

      
Numéro d'application 18180103
Statut En instance
Date de dépôt 2023-03-07
Date de la première publication 2023-09-14
Propriétaire STATS ChipPAC Pte. Ltd. (Singapour)
Inventeur(s)
  • Kim, Wonjung
  • Moon, Zunbae
  • Han, Kyouyong

Abrégé

A test socket and a test apparatus for testing a semiconductor package are provided. The test socket includes: a first connection structure including a first insulating body and a plurality of conductive plugs within the first insulating body; and a second connection structure disposed on the first connection structure and including a second insulating body and a plurality of elastic conductive pillars, the second insulating body being elastic, and the plurality of elastic conductive pillars being formed by arranging a plurality of conductive particles in the second insulating body in a vertical direction; wherein the plurality of elastic conductive pillars are in vertical alignment with the plurality of plugs of the first connection structure, respectively, and the conductive particles in each of the plurality of elastic conductive pillars can produce electrical conductivity in response to an external pressure applied onto the elastic conductive pillar.

Classes IPC  ?

  • G01R 31/28 - Test de circuits électroniques, p.ex. à l'aide d'un traceur de signaux
  • G01R 1/04 - Boîtiers; Organes de support; Agencements des bornes

78.

Selective EMI shielding using preformed mask

      
Numéro d'application 18303308
Numéro de brevet 11990424
Statut Délivré - en vigueur
Date de dépôt 2023-04-19
Date de la première publication 2023-08-31
Date d'octroi 2024-05-21
Propriétaire STATS ChipPAC Pte. Ltd. (Singapour)
Inventeur(s)
  • Lee, Hunteak
  • Kim, Kyunghwan
  • Lee, Heesoo
  • Kim, Changoh
  • Park, Kyounghee
  • Jung, Jinhee
  • Kwon, Omin
  • Lee, Jiwon
  • Jang, Yujeong

Abrégé

A semiconductor package has a substrate, a first component disposed over the substrate, an encapsulant deposited over the first component, and a second component disposed over the substrate outside the encapsulant. A metal mask is disposed over the second component. A shielding layer is formed over the semiconductor package. The metal mask after forming the shielding layer. The shielding layer is optionally formed on a contact pad of the substrate while a conic area above the contact pad that extends 40 degrees from vertical remains free of the encapsulant and metal mask while forming the shielding layer. Surfaces of the metal mask and encapsulant oriented toward the contact pad can be sloped. The metal mask can be disposed and removed using a pick-and-place machine.

Classes IPC  ?

  • H01L 23/552 - Protection contre les radiations, p.ex. la lumière
  • H01L 21/56 - Capsulations, p.ex. couches de capsulation, revêtements
  • H01L 23/498 - Connexions électriques sur des substrats isolants

79.

Semiconductor Device and Method of Forming Conductive Vias to Have Enhanced Contact to Shielding Layer

      
Numéro d'application 18304090
Statut En instance
Date de dépôt 2023-04-20
Date de la première publication 2023-08-31
Propriétaire STATS ChipPAC Pte. Ltd. (Singapour)
Inventeur(s)
  • Kim, Sungsoo
  • Ha, Daehyeok
  • Park, Sangmi

Abrégé

A semiconductor device has a substrate with a plurality of conductive vias formed through the substrate in an offset pattern. An electrical component is disposed in a die attach area over a first surface of the substrate. The conductive vias are formed around the die attach area of the substrate. A first conductive layer is formed over the first surface of the substrate, and a second conductive layer is formed over the second surface. An encapsulant is deposited over the substrate and electrical component. The substrate is singulated through the conductive vias. A first conductive via has a greater exposed surface area than a second conductive via. A shielding layer is formed over the electrical component and in contact with a side surface of the conductive vias. The shielding layer may extend over a second surface of substrate opposite the first surface of the substrate.

Classes IPC  ?

  • H01L 23/498 - Connexions électriques sur des substrats isolants
  • H01L 23/00 - DISPOSITIFS À SEMI-CONDUCTEURS NON COUVERTS PAR LA CLASSE - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
  • H01L 23/552 - Protection contre les radiations, p.ex. la lumière
  • H05K 1/02 - Circuits imprimés - Détails

80.

Method and Device for Reducing Metal Burrs When Sawing Semiconductor Packages

      
Numéro d'application 18309951
Statut En instance
Date de dépôt 2023-05-01
Date de la première publication 2023-08-24
Propriétaire STATS ChipPAC Pte. Ltd. (Singapour)
Inventeur(s)
  • Lee, Hunteak
  • Yang, Deokkyung
  • Lee, Heesoo

Abrégé

A semiconductor device has a substrate. A conductive layer is formed over the substrate and includes a ground plane. A first tab of the conductive layer extends from the ground plane and less than half-way across a saw street of the substrate. A shape of the first tab can include elliptical, triangular, parallelogram, or rectangular portions, or any combination thereof. An encapsulant is deposited over the substrate. The encapsulant and substrate are singulated through the saw street. An electromagnetic interference (EMI) shielding layer is formed over the encapsulant. The EMI shielding layer contacts the first tab of the conductive layer.

Classes IPC  ?

  • H01L 23/552 - Protection contre les radiations, p.ex. la lumière
  • H01L 23/31 - Capsulations, p.ex. couches de capsulation, revêtements caractérisées par leur disposition
  • H01L 21/56 - Capsulations, p.ex. couches de capsulation, revêtements
  • H01L 23/00 - DISPOSITIFS À SEMI-CONDUCTEURS NON COUVERTS PAR LA CLASSE - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
  • H01L 21/78 - Fabrication ou traitement de dispositifs consistant en une pluralité de composants à l'état solide ou de circuits intégrés formés dans ou sur un substrat commun avec une division ultérieure du substrat en plusieurs dispositifs individuels

81.

METHOD FOR MAKING SEMICONDUCTOR PACKAGES

      
Numéro d'application 18165347
Statut En instance
Date de dépôt 2023-02-07
Date de la première publication 2023-08-24
Propriétaire STATS ChipPAC Pte. Ltd. (Singapour)
Inventeur(s)
  • Moon, Jisik
  • Seo, Dongjun
  • Lee, Jungsub
  • Koo, Kyowang

Abrégé

The present application relates to a method for making semiconductor packages. The method for making semiconductor packages comprises forming a semiconductor package array, the semiconductor package array having at its first side a interconnect encasing layer; attaching an adhesive tape onto the interconnect encasing layer, wherein the adhesive layer has an adhesive layer and a base film; removing, by a laser beam, the base film of the adhesive tape at a predetermined ablation region; and singulating the semiconductor package array along the predetermined ablation regions to separate the semiconductor package array into a plurality of semiconductor packages.

Classes IPC  ?

  • H01L 23/00 - DISPOSITIFS À SEMI-CONDUCTEURS NON COUVERTS PAR LA CLASSE - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
  • H01L 21/683 - Appareils spécialement adaptés pour la manipulation des dispositifs à semi-conducteurs ou des dispositifs électriques à l'état solide pendant leur fabrication ou leur traitement; Appareils spécialement adaptés pour la manipulation des plaquettes pendant la fabrication ou le traitement des dispositifs à semi-conducteurs ou des dispositifs électriques à l'état solide ou de leurs composants pour le maintien ou la préhension
  • H01L 21/78 - Fabrication ou traitement de dispositifs consistant en une pluralité de composants à l'état solide ou de circuits intégrés formés dans ou sur un substrat commun avec une division ultérieure du substrat en plusieurs dispositifs individuels
  • H01L 23/552 - Protection contre les radiations, p.ex. la lumière

82.

SEMICONDUCTOR DEVICE AND METHOD FOR MAKING THE SAME

      
Numéro d'application 18163884
Statut En instance
Date de dépôt 2023-02-03
Date de la première publication 2023-08-17
Propriétaire STATS ChipPAC Pte. Ltd (Singapour)
Inventeur(s)
  • Park, Hyunseok
  • Kim, Sinjae
  • Shin, Yongmoo
  • Seo, Dongjun

Abrégé

A semiconductor device and a method for making the same are provided. The method includes: providing a package including: a substrate including a first surface and a second surface opposite to the first surface; a first electronic component mounted on the first surface of the substrate; a conductive pillar formed on the first surface of the substrate, wherein a height of the conductive pillar is smaller than a height of the first electronic component; and a first encapsulant disposed on the first surface of the substrate and covering the first electronic component and the conductive pillar; forming a groove in the first encapsulant to expose a top surface and a portion of a lateral surface of the conductive pillar; and forming a bump in the groove, wherein the bump covers the top surface and the exposed portion of the lateral surface of the conductive pillar.

Classes IPC  ?

  • H01L 23/498 - Connexions électriques sur des substrats isolants
  • H01L 23/31 - Capsulations, p.ex. couches de capsulation, revêtements caractérisées par leur disposition
  • H01L 25/16 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide les dispositifs étant de types couverts par plusieurs des groupes principaux , ou dans une seule sous-classe de , , p.ex. circuit hybrides
  • H01L 21/60 - Fixation des fils de connexion ou d'autres pièces conductrices, devant servir à conduire le courant vers le ou hors du dispositif pendant son fonctionnement

83.

Semiconductor Device and Method of Applying a Single Liquid Photoresist Material to Semiconductor Wafer

      
Numéro d'application 17650709
Statut En instance
Date de dépôt 2022-02-11
Date de la première publication 2023-08-17
Propriétaire STATS ChipPAC Pte. Ltd. (Singapour)
Inventeur(s)
  • Nam, Giwoong
  • Jang, Junghwan
  • Hwang, Inhee

Abrégé

A semiconductor manufacturing device has an outer cup and inner cup with a wafer mount disposed within the outer cup. A semiconductor wafer is disposed on the wafer mount. A dispenser dispenses a photoresist material onto a surface of the semiconductor wafer. A controller controls the dispenser to apply in a single application, the photoresist material to the surface of the semiconductor wafer while rotating at a first speed to form a thickness of the photoresist material up to 12.0 micrometers, or in the range of 3.0 to 12.0 micrometers. The first speed ranges from 400 to 700 RPM. The controller controls the dispenser to discontinue application of the photoresist material while rotating the semiconductor wafer at the first speed. The photoresist material dries while rotating the semiconductor wafer. The controller controls the dispenser to apply a coating to the semiconductor wafer prior to applying the photoresist material.

Classes IPC  ?

  • G03F 7/16 - Procédés de couchage; Appareillages à cet effet
  • H01L 21/027 - Fabrication de masques sur des corps semi-conducteurs pour traitement photolithographique ultérieur, non prévue dans le groupe ou

84.

Thermally Enhanced FCBGA Package

      
Numéro d'application 18305913
Statut En instance
Date de dépôt 2023-04-24
Date de la première publication 2023-08-17
Propriétaire STATS ChipPAC Pte. Ltd. (Singapour)
Inventeur(s)
  • Kim, Kyungoe
  • Braganca, Jr., Wagno Alves
  • Park, Dongsam

Abrégé

A semiconductor device has a heat spreader with an opening formed through the heat spreader. The heat spreader is disposed over a substrate with a semiconductor die disposed on the substrate in the opening. A thermally conductive material, e.g., adhesive or an elastomer plug, is disposed in the opening between the heat spreader and semiconductor die. A conductive layer is formed over the substrate, heat spreader, and thermally conductive material.

Classes IPC  ?

  • H01L 23/367 - Refroidissement facilité par la forme du dispositif
  • H01L 23/31 - Capsulations, p.ex. couches de capsulation, revêtements caractérisées par leur disposition
  • H01L 23/498 - Connexions électriques sur des substrats isolants
  • H01L 23/00 - DISPOSITIFS À SEMI-CONDUCTEURS NON COUVERTS PAR LA CLASSE - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
  • H01L 21/48 - Fabrication ou traitement de parties, p.ex. de conteneurs, avant l'assemblage des dispositifs, en utilisant des procédés non couverts par l'un uniquement des groupes
  • H01L 21/56 - Capsulations, p.ex. couches de capsulation, revêtements

85.

Semiconductor Device and Method Using Tape Attachment

      
Numéro d'application 17649005
Statut En instance
Date de dépôt 2022-01-26
Date de la première publication 2023-07-27
Propriétaire STATS ChipPAC Pte. Ltd. (Singapour)
Inventeur(s)
  • Lee, Gunhyuck
  • Son, Sanghyun
  • Jang, Yujeong
  • Lee, Hyeoneui

Abrégé

A semiconductor device has a first semiconductor package including a substrate and an encapsulant deposited over the substrate. An adhesive tape is disposed on the encapsulant. A conductive via is formed by trench cutting through the adhesive tape and encapsulant to expose the substrate. A second semiconductor package is disposed over the adhesive tape opposite the first semiconductor package. The first semiconductor package and second semiconductor package are bonded together by the adhesive tape.

Classes IPC  ?

  • H01L 25/00 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
  • H01L 25/10 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide les dispositifs étant tous d'un type prévu dans le même sous-groupe des groupes , ou dans une seule sous-classe de , , p.ex. ensembles de diodes redresseuses les dispositifs ayant des conteneurs séparés
  • H01L 21/683 - Appareils spécialement adaptés pour la manipulation des dispositifs à semi-conducteurs ou des dispositifs électriques à l'état solide pendant leur fabrication ou leur traitement; Appareils spécialement adaptés pour la manipulation des plaquettes pendant la fabrication ou le traitement des dispositifs à semi-conducteurs ou des dispositifs électriques à l'état solide ou de leurs composants pour le maintien ou la préhension
  • H01L 21/56 - Capsulations, p.ex. couches de capsulation, revêtements
  • H01L 21/48 - Fabrication ou traitement de parties, p.ex. de conteneurs, avant l'assemblage des dispositifs, en utilisant des procédés non couverts par l'un uniquement des groupes

86.

Semiconductor Device and Method of Stabilizing Heat Spreader on Semiconductor Package

      
Numéro d'application 17648146
Statut En instance
Date de dépôt 2022-01-17
Date de la première publication 2023-07-20
Propriétaire STATS ChipPAC Pte. Ltd. (Singapour)
Inventeur(s)
  • Park, Soojung
  • Lee, Kyuwon
  • Kim, Hyunkyum
  • Jang, Jiwon
  • Hong, Jeehyun

Abrégé

A semiconductor device has an electrical component and heat sink disposed over the electrical component. A portion of the heat sink extends at least partially down a side surface of the electrical component to prevent lateral movement of the heat sink with respect to the semiconductor die. Alternatively, a portion of the heat sink extends at least partially below a surface of the electrical component. The heat sink can have an angled side, extension, or indentation to stabilize the heat sink on the electrical component to prevent rotation or otherwise shifting position that would impart movement in the lateral direction and possibly contact adjacent components or create defects on the PCB. The portion of the heat sink extending at least partially down does so on at least two side surfaces of the electrical component. The electrical component can be a flipchip semiconductor die.

Classes IPC  ?

  • H01L 23/367 - Refroidissement facilité par la forme du dispositif
  • H01L 21/50 - Assemblage de dispositifs à semi-conducteurs en utilisant des procédés ou des appareils non couverts par l'un uniquement des groupes

87.

Semiconductor device with compartment shield formed from metal bars and manufacturing method thereof

      
Numéro d'application 17648365
Numéro de brevet 11990421
Statut Délivré - en vigueur
Date de dépôt 2022-01-19
Date de la première publication 2023-07-20
Date d'octroi 2024-05-21
Propriétaire STATS ChipPAC Pte. Ltd. (Singapour)
Inventeur(s)
  • Shin, Yongkook
  • Koo, Kyowang
  • Kim, Heeyoun
  • Kim, Seongkuk

Abrégé

A semiconductor device has a substrate and first and second electrical component disposed over the substrate. A first metal bar is disposed over the substrate between the first electrical component and second electrical component. The first metal bar is formed by disposing a mask over a carrier. An opening is formed in the mask and a metal layer is sputtered over the mask. The mask is removed to leave the metal layer within the opening as the first metal bar. The first metal bar can be stored in a tape-and-reel.

Classes IPC  ?

  • H01L 21/52 - Montage des corps semi-conducteurs dans les conteneurs
  • H01L 21/48 - Fabrication ou traitement de parties, p.ex. de conteneurs, avant l'assemblage des dispositifs, en utilisant des procédés non couverts par l'un uniquement des groupes
  • H01L 21/50 - Assemblage de dispositifs à semi-conducteurs en utilisant des procédés ou des appareils non couverts par l'un uniquement des groupes
  • H01L 23/31 - Capsulations, p.ex. couches de capsulation, revêtements caractérisées par leur disposition
  • H01L 23/552 - Protection contre les radiations, p.ex. la lumière

88.

SEMICONDUCTOR DEVICE AND METHOD FOR MAKING THE SAME

      
Numéro d'application 18154024
Statut En instance
Date de dépôt 2023-01-12
Date de la première publication 2023-07-20
Propriétaire STATS ChipPAC Pte. Ltd (Singapour)
Inventeur(s)
  • Kim, Youngsang
  • Kwon, Jieun
  • Moon, Jisik

Abrégé

A method for making a semiconductor device is provided. The method includes: providing a package including: a substrate including a first surface and a second surface opposite to the first surface; a first electronic component mounted on the first surface of the substrate; a second electronic component mounted on the second surface; and a contact pad formed on the second surface of the substrate, wherein the contact pad is outside of a projection of the second electronic component on the second surface of the substrate; and a first encapsulant disposed on the first surface of the substrate and covering the first electronic component; forming a second encapsulant over and around the second electronic component, wherein the contact pad is exposed from the second encapsulant; planarizing the second encapsulant to expose the second electronic component; and forming a bump on the contact pad of the second surface of the substrate.

Classes IPC  ?

  • H01L 21/56 - Capsulations, p.ex. couches de capsulation, revêtements
  • H01L 23/31 - Capsulations, p.ex. couches de capsulation, revêtements caractérisées par leur disposition
  • H01L 23/498 - Connexions électriques sur des substrats isolants
  • H01L 23/552 - Protection contre les radiations, p.ex. la lumière
  • H01L 21/48 - Fabrication ou traitement de parties, p.ex. de conteneurs, avant l'assemblage des dispositifs, en utilisant des procédés non couverts par l'un uniquement des groupes

89.

Semiconductor Manufacturing Equipment and Method of Expelling Residue Through Suction Hood

      
Numéro d'application 17647040
Statut En instance
Date de dépôt 2022-01-05
Date de la première publication 2023-07-06
Propriétaire STATS ChipPAC Pte. Ltd. (Singapour)
Inventeur(s)
  • Kim, Changoh
  • Jung, Jinhee
  • Jang, Yujeong
  • Lee, Jiwon

Abrégé

A semiconductor manufacturing equipment has a support platform and a substrate disposed over the support platform. A first electrical component is disposed over a first surface of the substrate. A second electrical component is disposed over a second surface of the substrate opposite the first surface of the substrate. A suction hood is disposed over the substrate. A gas is introduced over the substrate to circulate residue while drawing the residue vertically into the suction hood. The gas can be introduced with a gas nozzle or air knife. The gas can be introduced from a gas conduit disposed at least partially around the substrate. The gas conduit can extend completely around the substrate. The gas nozzles are sequentially placed around the gas conduit. The gas can be a stable or inert gas. The residue is displaced away from the second electrical component.

Classes IPC  ?

  • H01L 21/02 - Fabrication ou traitement des dispositifs à semi-conducteurs ou de leurs parties constitutives
  • H01L 21/67 - Appareils spécialement adaptés pour la manipulation des dispositifs à semi-conducteurs ou des dispositifs électriques à l'état solide pendant leur fabrication ou leur traitement; Appareils spécialement adaptés pour la manipulation des plaquettes pendant la fabrication ou le traitement des dispositifs à semi-conducteurs ou des dispositifs électriques à l'état solide ou de leurs composants
  • B08B 5/02 - Nettoyage par la force de jets, p.ex. le soufflage de cavités
  • B08B 15/02 - Précautions prises pour empêcher les crasses ou les fumées de s'échapper de la zone où elles sont produites; Ramassage ou enlèvement des crasses ou fumées de cette zone par utilisation de chambres ou de hottes recouvrant cette zone
  • B08B 5/04 - Nettoyage par aspiration, avec ou sans action auxiliaire

90.

Semiconductor Device and Method of Forming Selective EMI Shielding with Slotted Substrate

      
Numéro d'application 17647055
Statut En instance
Date de dépôt 2022-01-05
Date de la première publication 2023-07-06
Propriétaire STATS ChipPAC Pte. Ltd. (Singapour)
Inventeur(s)
  • Jung, Jinhee
  • Kim, Changoh
  • Lee, Jiwon
  • Jang, Yujeong

Abrégé

A semiconductor device has a substrate and a slot formed in the substrate. A first electrical component is disposed over the substrate adjacent to the slot. An encapsulant is deposited over the first electrical component with a surface of the encapsulant coplanar to a surface of the substrate within the slot. A shielding layer is formed over the encapsulant and physically contacting the surface of the substrate within the slot. The substrate is singulated to form a semiconductor package with the first electrical component after forming the shielding layer.

Classes IPC  ?

  • H01L 23/552 - Protection contre les radiations, p.ex. la lumière
  • H01L 21/56 - Capsulations, p.ex. couches de capsulation, revêtements
  • H01L 21/78 - Fabrication ou traitement de dispositifs consistant en une pluralité de composants à l'état solide ou de circuits intégrés formés dans ou sur un substrat commun avec une division ultérieure du substrat en plusieurs dispositifs individuels

91.

Semiconductor Device and Method for Selective EMI Shielding Using a Mask

      
Numéro d'application 17647069
Statut En instance
Date de dépôt 2022-01-05
Date de la première publication 2023-07-06
Propriétaire STATS ChipPAC Pte. Ltd. (Singapour)
Inventeur(s)
  • Lee, Gunhyuck
  • Lee, Hyunkyu
  • Kim, Minjung

Abrégé

A semiconductor device is made by providing a strip substrate including a plurality of units. A hole is formed in the strip substrate. An encapsulant is deposited over the strip substrate. A mask is disposed over the strip substrate and encapsulant with a leg of the mask disposed in the hole. A shielding layer is formed over the mask and strip substrate. The mask is removed after forming the shielding layer. The strip substrate is singulated to separate the plurality of units from each other after forming the shielding layer.

Classes IPC  ?

  • H01L 23/552 - Protection contre les radiations, p.ex. la lumière
  • H01L 23/31 - Capsulations, p.ex. couches de capsulation, revêtements caractérisées par leur disposition
  • H01L 21/56 - Capsulations, p.ex. couches de capsulation, revêtements

92.

Selective EMI Shielding Using Preformed Mask with Fang Design

      
Numéro d'application 18174790
Statut En instance
Date de dépôt 2023-02-27
Date de la première publication 2023-06-29
Propriétaire STATS ChipPAC Pte. Ltd. (Singapour)
Inventeur(s)
  • Kim, Changoh
  • Park, Kyounghee
  • Jung, Jinhee
  • Kwon, Omin
  • Lee, Jiwon
  • Jang, Yujeong

Abrégé

A semiconductor device has a semiconductor package including a substrate comprising a land grid array. A component is disposed over the substrate. An encapsulant is deposited over the component. The land grid array remains outside the encapsulant. A fanged metal mask is disposed over the land grid array. A shielding layer is formed over the semiconductor package. The fanged metal mask is removed after forming the shielding layer.

Classes IPC  ?

  • H01L 23/552 - Protection contre les radiations, p.ex. la lumière
  • H01L 23/00 - DISPOSITIFS À SEMI-CONDUCTEURS NON COUVERTS PAR LA CLASSE - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
  • H01L 21/56 - Capsulations, p.ex. couches de capsulation, revêtements
  • H01L 21/033 - Fabrication de masques sur des corps semi-conducteurs pour traitement photolithographique ultérieur, non prévue dans le groupe ou comportant des couches inorganiques
  • H01L 23/31 - Capsulations, p.ex. couches de capsulation, revêtements caractérisées par leur disposition

93.

Semiconductor Device and Method of Processing Strip of Electrical Components Using Mesh Jig

      
Numéro d'application 17643231
Statut En instance
Date de dépôt 2021-12-08
Date de la première publication 2023-06-08
Propriétaire STATS ChipPAC Pte. Ltd. (Singapour)
Inventeur(s)
  • Park, Joonsung
  • Han, Jisu
  • Rhee, Wonsang

Abrégé

A semiconductor device has an interconnect substrate and an electrical component disposed over the substrate. A first carrier including a window is disposed over the interconnect substrate with the electrical component disposed within the window. A second carrier is disposed over the first carrier with a plurality of posts extending through the first carrier. The substrate is disposed over a third carrier. The posts may extend through the first carrier outside a footprint of the substrate. Alternatively, at least one of the posts extend through an opening in the substrate and the remaining posts are outside the footprint of the substrate. A plurality of pins extends from the second carrier to a dummy area of the substrate. Openings can be formed in a surface of the second carrier. The combination of first carrier, second carrier, and third carrier constitutes a mesh jig to support the strip of electrical components.

Classes IPC  ?

  • H01L 21/56 - Capsulations, p.ex. couches de capsulation, revêtements
  • H01L 21/683 - Appareils spécialement adaptés pour la manipulation des dispositifs à semi-conducteurs ou des dispositifs électriques à l'état solide pendant leur fabrication ou leur traitement; Appareils spécialement adaptés pour la manipulation des plaquettes pendant la fabrication ou le traitement des dispositifs à semi-conducteurs ou des dispositifs électriques à l'état solide ou de leurs composants pour le maintien ou la préhension

94.

Laser-based redistribution and multi-stacked packages

      
Numéro d'application 18161693
Numéro de brevet 11862572
Statut Délivré - en vigueur
Date de dépôt 2023-01-30
Date de la première publication 2023-06-01
Date d'octroi 2024-01-02
Propriétaire STATS ChipPAC Pte. Ltd. (Singapour)
Inventeur(s)
  • Kim, Changoh
  • Park, Kyounghee
  • Park, Seonghwan
  • Jung, Jinhee

Abrégé

A semiconductor device has a first package layer. A first shielding layer is formed over the first package layer. The first shielding layer is patterned to form a redistribution layer. An electrical component is disposed over the redistribution layer. An encapsulant is deposited over the electrical component. A second shielding layer is formed over the encapsulant. The second shielding layer is patterned. The patterning of the first shielding layer and second shielding layer can be done with a laser. The second shielding layer can be patterned to form an antenna.

Classes IPC  ?

  • H01L 23/552 - Protection contre les radiations, p.ex. la lumière
  • H01L 23/66 - Adaptations pour la haute fréquence
  • H01L 21/56 - Capsulations, p.ex. couches de capsulation, revêtements
  • H01L 23/31 - Capsulations, p.ex. couches de capsulation, revêtements caractérisées par leur disposition
  • H01L 21/48 - Fabrication ou traitement de parties, p.ex. de conteneurs, avant l'assemblage des dispositifs, en utilisant des procédés non couverts par l'un uniquement des groupes
  • H01Q 1/22 - Supports; Moyens de montage par association structurale avec d'autres équipements ou objets

95.

Semiconductor Device and Method for Reducing Metal Burrs Using Laser Grooving

      
Numéro d'application 17457074
Statut En instance
Date de dépôt 2021-12-01
Date de la première publication 2023-06-01
Propriétaire STATS ChipPAC Pte. Ltd. (Singapour)
Inventeur(s)
  • Kim, Changoh
  • Jung, Jinhee
  • Lee, Daepark
  • Lee, Youngkang
  • Jeong, Yongjin

Abrégé

A semiconductor device is formed using a jig. The jig includes a metal frame, a polymer film, and an adhesive layer disposed between the metal frame and polymer film. An opening is formed through the adhesive layer and polymer film. A groove is formed around the opening. A semiconductor package is disposed on the jig over the opening with a side surface of the semiconductor package adjacent to the groove. A shielding layer is formed over the semiconductor package and jig. The semiconductor package is removed from the jig.

Classes IPC  ?

  • H01L 21/683 - Appareils spécialement adaptés pour la manipulation des dispositifs à semi-conducteurs ou des dispositifs électriques à l'état solide pendant leur fabrication ou leur traitement; Appareils spécialement adaptés pour la manipulation des plaquettes pendant la fabrication ou le traitement des dispositifs à semi-conducteurs ou des dispositifs électriques à l'état solide ou de leurs composants pour le maintien ou la préhension
  • H01L 23/552 - Protection contre les radiations, p.ex. la lumière
  • H01L 21/48 - Fabrication ou traitement de parties, p.ex. de conteneurs, avant l'assemblage des dispositifs, en utilisant des procédés non couverts par l'un uniquement des groupes

96.

Semiconductor manufacturing equipment and method of providing support base with filling material disposed into openings in semiconductor wafer for support

      
Numéro d'application 17457155
Numéro de brevet 11935777
Statut Délivré - en vigueur
Date de dépôt 2021-12-01
Date de la première publication 2023-06-01
Date d'octroi 2024-03-19
Propriétaire STATS ChipPAC Pte Ltd. (Singapour)
Inventeur(s)
  • Lee, Hyeonchul
  • Lee, Hunteak
  • Tak, Hyunsu
  • Lee, Wanil
  • Seo, Inho

Abrégé

A semiconductor device is manufactured using a support base and a filling material formed on the support base. The filling material can be a plurality of protrusions or penetrable film. The protrusions are attached to the support base with an adhesive. The protrusions have a variety of shapes such as square frustum, conical frustum, three-sided pyramid with a flat top, four-sided rectangular body, and elongated square frustum. A semiconductor wafer is disposed over the support base with the filling material extending into openings in the semiconductor wafer. The openings in the semiconductor wafer can have slanted sidewalls, or a more complex shape such as ledges and vertical projections. The filling material may substantially fill the openings in the semiconductor wafer. The protrusions may partially fill the openings in the semiconductor wafer. The protrusions occupy at least a center of the openings in the semiconductor wafer.

Classes IPC  ?

  • H01L 21/683 - Appareils spécialement adaptés pour la manipulation des dispositifs à semi-conducteurs ou des dispositifs électriques à l'état solide pendant leur fabrication ou leur traitement; Appareils spécialement adaptés pour la manipulation des plaquettes pendant la fabrication ou le traitement des dispositifs à semi-conducteurs ou des dispositifs électriques à l'état solide ou de leurs composants pour le maintien ou la préhension
  • H01L 21/56 - Capsulations, p.ex. couches de capsulation, revêtements
  • H01L 21/77 - Fabrication ou traitement de dispositifs consistant en une pluralité de composants à l'état solide ou de circuits intégrés formés dans ou sur un substrat commun

97.

Semiconductor device and method of forming electrical circuit pattern within encapsulant of SIP module

      
Numéro d'application 18154993
Numéro de brevet 11923260
Statut Délivré - en vigueur
Date de dépôt 2023-01-16
Date de la première publication 2023-05-18
Date d'octroi 2024-03-05
Propriétaire STATS ChipPAC Pte. Ltd. (Singapour)
Inventeur(s)
  • Jung, Jinhee
  • Kim, Changoh

Abrégé

A semiconductor device has an electronic component assembly with a substrate and a plurality of electrical components disposed over the substrate. A conductive post is formed over the substrate. A molding compound sheet is disposed over the electrical component assembly. A carrier including a first electrical circuit pattern is disposed over the molding compound sheet. The carrier is pressed against the molding compound sheet to dispose a first encapsulant over and around the electrical component assembly and embed the first electrical circuit pattern in the first encapsulant. A shielding layer can be formed over the electrical components assembly. The carrier is removed to expose the first electrical circuit pattern. A second encapsulant is deposited over the first encapsulant and the first electrical circuit pattern. A second electrical circuit pattern is formed over the second encapsulant. A semiconductor package is disposed over the first electrical circuit pattern.

Classes IPC  ?

  • H01L 23/31 - Capsulations, p.ex. couches de capsulation, revêtements caractérisées par leur disposition
  • H01L 21/56 - Capsulations, p.ex. couches de capsulation, revêtements
  • H01L 23/60 - Protection contre les charges ou les décharges électrostatiques, p.ex. écrans Faraday
  • H01L 23/66 - Adaptations pour la haute fréquence

98.

Molded Laser Package with Electromagnetic Interference Shield and Method of Making

      
Numéro d'application 18155878
Statut En instance
Date de dépôt 2023-01-18
Date de la première publication 2023-05-18
Propriétaire STATS ChipPAC Pte. Ltd. (Singapour)
Inventeur(s)
  • Yang, Deokkyung
  • Lee, Hunteak
  • Lee, Heesoo
  • Lee, Wanil
  • Lee, Sangduk

Abrégé

A semiconductor device has a substrate comprising a carrier and an interposer disposed on the carrier. An electrical component is disposed over a first surface of the interposer. An interconnect structure is disposed over the first surface of the interposer. An encapsulant is deposited over the electrical component, interconnect structure, and substrate. A trench is formed through the encapsulant and interposer into the carrier. A shielding layer is formed over the encapsulant and into the trench. The carrier is removed after forming the shielding layer.

Classes IPC  ?

  • H01L 23/552 - Protection contre les radiations, p.ex. la lumière
  • H01L 23/31 - Capsulations, p.ex. couches de capsulation, revêtements caractérisées par leur disposition
  • H01L 21/56 - Capsulations, p.ex. couches de capsulation, revêtements
  • H01L 23/66 - Adaptations pour la haute fréquence

99.

Antenna-in-Package Devices and Methods of Making

      
Numéro d'application 17452855
Statut En instance
Date de dépôt 2021-10-29
Date de la première publication 2023-05-04
Propriétaire STATS ChipPAC Pte. Ltd. (Singapour)
Inventeur(s)
  • Lee, Hunteak
  • Park, Kyounghee
  • Kim, Kyunghwan
  • Lee, Seunghyun
  • Park, Sangjun

Abrégé

A semiconductor device has a PCB with an antenna and a semiconductor package mounted onto the PCB. An epoxy molding compound bump is formed or disposed over the PCB opposite the semiconductor package. A first shielding layer is formed over the PCB. A second shielding layer is formed over the semiconductor package. A board-to-board (B2B) connector is disposed on the PCB or as part of the semiconductor package. A conductive bump is disposed between the semiconductor package and PCB.

Classes IPC  ?

  • H01Q 1/22 - Supports; Moyens de montage par association structurale avec d'autres équipements ou objets
  • H01L 23/552 - Protection contre les radiations, p.ex. la lumière
  • H05K 1/18 - Circuits imprimés associés structurellement à des composants électriques non imprimés
  • H05K 3/34 - Connexions soudées

100.

Semiconductor Device and Method of Making a Photonic Semiconductor Package

      
Numéro d'application 17452489
Statut En instance
Date de dépôt 2021-10-27
Date de la première publication 2023-04-27
Propriétaire STATS ChipPAC Pte. Ltd. (Singapour)
Inventeur(s)
  • Kim, Kyungoe
  • Kim, Youngcheol
  • Lee, Heesoo

Abrégé

A semiconductor device has an interposer. A first semiconductor die with a photonic portion is disposed over the interposer. The photonic portion extends outside a footprint of the interposer. The interposer and first semiconductor die are disposed over a substrate. An encapsulant is deposited between the interposer and substrate. The photonic portion remains exposed from the encapsulant.

Classes IPC  ?

  • H01L 25/16 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide les dispositifs étant de types couverts par plusieurs des groupes principaux , ou dans une seule sous-classe de , , p.ex. circuit hybrides
  • H01L 23/498 - Connexions électriques sur des substrats isolants
  • H01L 23/31 - Capsulations, p.ex. couches de capsulation, revêtements caractérisées par leur disposition
  • H01L 31/12 - Dispositifs à semi-conducteurs sensibles aux rayons infrarouges, à la lumière, au rayonnement électromagnétique d'ondes plus courtes, ou au rayonnement corpusculaire, et spécialement adaptés, soit comme convertisseurs de l'énergie dudit rayonnement e; Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de ces dispositifs ou de leurs parties constitutives; Leurs détails structurellement associés, p.ex. formés dans ou sur un substrat commun, avec une ou plusieurs sources lumineuses électriques, p.ex. avec des sources lumineuses électroluminescentes, et en outre électriquement ou optiquement couplés avec lesdites sour
  • H01L 23/538 - Dispositions pour conduire le courant électrique à l'intérieur du dispositif pendant son fonctionnement, d'un composant à un autre la structure d'interconnexion entre une pluralité de puces semi-conductrices se trouvant au-dessus ou à l'intérieur de substrats isolants
  • H01L 21/56 - Capsulations, p.ex. couches de capsulation, revêtements
  1     2     3     ...     16        Prochaine page