A switch device comprises: a first power transistor die that includes a normally-on transistor having at most half a maximum rated drain-to-source voltage as the switch device; a second power transistor die that includes a normally-off transistor having at most half the maximum rated drain-to-source voltage as the switch device, wherein a drain of the normally-off transistor is electrically connected to a source of the normally-on transistor to form a cascode device; a voltage blocking device electrically connected between a gate of the normally-on transistor and a source of the normally-off transistor, and configured to block a portion of the voltage across the switch device when the cascode device is off; and an overvoltage protection device configured to turn off the normally-on transistor when the normally-off transistor turns off, such that the cascode device is actively controlled only by a gate of the normally-off transistor. Additional switch devices embodiments are described.
H03K 17/10 - Modifications pour augmenter la tension commutée maximale admissible
H03K 17/0814 - Modifications pour protéger le circuit de commutation contre la surintensité ou la surtension sans réaction du circuit de sortie vers le circuit de commande par des dispositions prises dans le circuit de sortie
H03K 17/687 - Commutation ou ouverture de porte électronique, c. à d. par d'autres moyens que la fermeture et l'ouverture de contacts caractérisée par l'utilisation de composants spécifiés par l'utilisation, comme éléments actifs, de dispositifs à semi-conducteurs les dispositifs étant des transistors à effet de champ
2.
CASCODE-BASED SWITCH DEVICE WITH VOLTAGE CLAMP CIRCUIT
A switch device includes: a first power transistor die including a normally-on power transistor; a second power transistor die including a normally-off power transistor having a drain electrically connected to a source of the normally-on power transistor to form a cascode device; and a capacitor electrically connected between a gate of the normally-on power transistor and a source of the normally-off power transistor. Both power transistors have at most half a maximum rated drain-to-source voltage as the switch device. The second power transistor die further includes a voltage clamp circuit having a normally-off clamp transistor with a drain electrically connected to the gate of the normally-on power transistor and a source electrically connected to the source of the normally-off power transistor, and diode(s) between the drain and a gate of the normally-off clamp transistor. Additional switch devices embodiments are described.
H03K 17/10 - Modifications pour augmenter la tension commutée maximale admissible
H03K 17/0814 - Modifications pour protéger le circuit de commutation contre la surintensité ou la surtension sans réaction du circuit de sortie vers le circuit de commande par des dispositions prises dans le circuit de sortie
H03K 17/687 - Commutation ou ouverture de porte électronique, c. à d. par d'autres moyens que la fermeture et l'ouverture de contacts caractérisée par l'utilisation de composants spécifiés par l'utilisation, comme éléments actifs, de dispositifs à semi-conducteurs les dispositifs étant des transistors à effet de champ
3.
MICRO-FABRICATED DEVICE FOR CONTROLLING TRAPPED IONS AND METHOD OF MANUFACTURING THE SAME BY MICRO-FABRICATION
EIDGENÖSSISCHE TECHNISCHE HOCHSCHULE - ETH ZÜRICH (Suisse)
UNIVERSITÄT INNSBRUCK (Autriche)
Inventeur(s)
Roessler, Clemens
Auchter, Silke
Stocker, Gerald
Sgouridis, Sokratis
Decaroli, Chiara
Home, Jonathan
Valentini, Marco
Colombe, Yves
Holz, Philip
Abrégé
A device (100) for controlling trapped ions (180) includes a first semiconductor substrate (120) comprising a semiconductor and/ or dielectric material. A first micro-fabricated electrode structure (125) is disposed at a main side of the first substrate (120). The device (100) further includes a second substrate (140) comprising a semiconductor and/or dielectric material. A second micro-fabricated electrode structure (145) is disposed at a main side of the second substrate (140) opposite the main side of the first substrate (120). A plurality of spacer members (160) is disposed between the first substrate (120) and the second substrate (140). At least one ion trap is configured to trap ions (180) in a space between the first substrate (120) and the second substrate (140). The first micro-fabricated electrode structure (125) and the second micro-fabricated electrode structure (145) comprise electrodes of the ion trap. A multi-layer metal interconnect (135) is formed on the first substrate (120) and electrically connected to the first micro-fabricated electrode structure (125).
The disclosure relates to a semiconductor die (1), comprising a vertical power transistor device (2), the vertical power transistor device having a source region (3) and a drain region (4) at opposite sides of a semiconductor body (10), and a lateral transistor device (20), the lateral transistor device having a body region (221) with a lateral channel region (221.1), as well as a source and a drain region formed at a frontside of the semiconductor body, wherein a deep trench (305) is arranged laterally between the vertical power transistor device (2) and the lateral transistor device (20), forming a deep trench isolation (306).
H01L 21/765 - Réalisation de régions isolantes entre les composants par effet de champ
H01L 27/088 - Dispositifs consistant en une pluralité de composants semi-conducteurs ou d'autres composants à l'état solide formés dans ou sur un substrat commun comprenant des éléments de circuit passif intégrés avec au moins une barrière de potentiel ou une barrière de surface le substrat étant un corps semi-conducteur comprenant uniquement des composants semi-conducteurs d'un seul type comprenant uniquement des composants à effet de champ les composants étant des transistors à effet de champ à porte isolée
H01L 21/8238 - Transistors à effet de champ complémentaires, p.ex. CMOS
H01L 27/092 - Transistors à effet de champ métal-isolant-semi-conducteur complémentaires
A semiconductor structure comprising a hole draining structure (402) are provided. A semiconductor structure has a first layer (102) formed over a substrate (101). The first layer has a first concentration of a metal material. The semiconductor structure has a second layer (106) formed over the first layer. The second layer has a second concentration of the metal material less than the first concentration of the metal material. The semiconductor structure has a hole draining structure formed from a superlattice (103) formed between the first layer and the second layer. The hole draining structure has a concentration of the metal material increasing towards the first layer and decreasing towards the second layer.
H01L 29/778 - Transistors à effet de champ avec un canal à gaz de porteurs de charge à deux dimensions, p.ex. transistors à effet de champ à haute mobilité électronique HEMT
H01L 29/10 - Corps semi-conducteurs caractérisés par les formes, les dimensions relatives, ou les dispositions des régions semi-conductrices avec des régions semi-conductrices connectées à une électrode ne transportant pas le courant à redresser, amplifier ou commuter, cette électrode faisant partie d'un dispositif à semi-conducteur qui comporte trois électrodes ou plus
H01L 21/02 - Fabrication ou traitement des dispositifs à semi-conducteurs ou de leurs parties constitutives
H01L 29/06 - Corps semi-conducteurs caractérisés par les formes, les dimensions relatives, ou les dispositions des régions semi-conductrices
H01L 29/20 - Corps semi-conducteurs caractérisés par les matériaux dont ils sont constitués comprenant, à part les matériaux de dopage ou autres impuretés, uniquement des composés AIIIBV
6.
ELECTRONIC CIRCUIT WITH A TRANSISTOR DEVICE AND A BIASING CIRCUIT
An electronic circuit is disclosed. The electronic circuit includes: a half-bridge with a first transistor device (1) and a second transistor device (1a); a first biasing circuit (3) connected in parallel with a load path of the first transistor device (1) and comprising a first electronic switch (31); a second biasing circuit (3a) connected in parallel with a load path of the second transistor device (1a) and comprising a second electronic switch (31a); and a drive circuit arrangement (DRVC). The drive circuit arrangement (DRVC) is configured to receive a first half-bridge input signal (Sin) and a second half-bridge input signal (Sina), drive the first transistor device (1) and the second electronic switch (31a) based on the first half-bridge input signal (Sin), and drive the second transistor device (1a) and the first electronic switch (31) based on the second half-bridge input signal (Sina).
H03K 17/16 - Modifications pour éliminer les tensions ou courants parasites
H03K 17/74 - Commutation ou ouverture de porte électronique, c. à d. par d'autres moyens que la fermeture et l'ouverture de contacts caractérisée par l'utilisation de composants spécifiés par l'utilisation, comme éléments actifs, de diodes
7.
TRANSISTOR DEVICE AND METHOD OF FABRICATING A TRANSISTOR DEVICE
In an embodiment, a transistor device comprises a semiconductor body comprising a plurality of transistor cells comprising a drift region of a first conductivity type, a body region of a second conductivity type forming a first pn junction with the drift region, the second conductivity type opposing the first conductivity type, a source region of the first conductivity type forming a second pn junction with the body region, a columnar field plate trench extending into a major surface of a semiconductor body and comprising a columnar field plate and a gate trench structure extending into the major surface of the semiconductor body and comprising a gate electrode. At least one of the depth and doping level of the body region locally varies within the transistor cell to improve VGSTH homogeneity within the transistor cell.
H01L 29/10 - Corps semi-conducteurs caractérisés par les formes, les dimensions relatives, ou les dispositions des régions semi-conductrices avec des régions semi-conductrices connectées à une électrode ne transportant pas le courant à redresser, amplifier ou commuter, cette électrode faisant partie d'un dispositif à semi-conducteur qui comporte trois électrodes ou plus
H01L 29/78 - Transistors à effet de champ l'effet de champ étant produit par une porte isolée
H01L 21/336 - Transistors à effet de champ à grille isolée
A transistor device is disclosed. The transistor device includes: a semiconductor body (100); a drift region (11) in the semiconductor body (100); a plurality of transistor cells (10); and a gate node (G) and a source node (S), wherein each of the plurality of transistor cells (10) includes: a first trench electrode (21) insulated from the semiconductor body (100) by a first dielectric layer (22); a second trench electrode (23) insulated from the semiconductor body (100) by a second dielectric layer (24); a source region (13) and a body region (14) in a first mesa region (111) between the first trench electrode (21) and the second trench electrode (23); and a compensation region (12), wherein the compensation region (12) adjoins the body region (14), the first dielectric (22), the second dielectric (24), and forms a pn-junction with the drift region (11), and wherein from the first trench electrode (21) and the second trench electrode (23) at least the first trench electrode (21) is connected to the gate node (G).
A semiconductor device, comprises a semiconductor body (100) comprising a first surface (101), a second surface (102) opposite to the first surface (101) in a vertical direction (y), an edge termination region (210), and an active region (220) arranged adjacent to the edge termination region (210) in a horizontal direction. The semiconductor device further comprises a plurality of transistor cells (30) at least partly integrated in the active region (220), each transistor cell (30) comprising a source region (31), a body region (32), and a drift region (35) separated from the source region (31) by the body region (32). The semiconductor device further comprises a gate electrode (33) arranged in the active region (220) and dielectrically insulated from the body regions (32) of the plurality of transistor cells (30), a circumferential electrically conducting layer (60) arranged above the first surface (101) and in the edge termination region (210), and a gate pad (46) electrically coupled to the electrically conductive layer (60). The gate pad (46) partially covers the electrically conducting layer (60), the electrically conducting layer (60) extends around and electrically contacts the gate electrode (33), and a contact between the electrically conductive layer (60) and the gate electrode (33) is completely interrupted along the section of the electrically conductive layer (60) that is covered by the gate pad (46).
H01L 29/423 - Electrodes caractérisées par leur forme, leurs dimensions relatives ou leur disposition relative ne transportant pas le courant à redresser, à amplifier ou à commuter
H01L 29/739 - Dispositifs du type transistor, c.à d. susceptibles de répondre en continu aux signaux de commande appliqués commandés par effet de champ
H01L 29/78 - Transistors à effet de champ l'effet de champ étant produit par une porte isolée
H01L 29/06 - Corps semi-conducteurs caractérisés par les formes, les dimensions relatives, ou les dispositions des régions semi-conductrices
H01L 29/417 - Electrodes caractérisées par leur forme, leurs dimensions relatives ou leur disposition relative transportant le courant à redresser, à amplifier ou à commuter
According to one configuration, an inductor device includes a first electrically conductive path (131); a second electrically conductive path (132), the first electrically conductive path electrically isolated from the second electrically conductive path; first material (141), the first material operative to space the first electrically conductive path with respect to the second electrically conductive path; and second material (142). The second material has a substantially higher magnetic permeability than the first material. An assembly of the first electrically conductive path, the second electrically conductive path, and the first material resides in a core of the second material.
H03K 17/12 - Modifications pour augmenter le courant commuté maximal admissible
H02H 3/087 - Circuits de protection de sécurité pour déconnexion automatique due directement à un changement indésirable des conditions électriques normales de travail avec ou sans reconnexion sensibles à une surcharge pour des systèmes à courant continu
H03K 17/16 - Modifications pour éliminer les tensions ou courants parasites
H02H 9/00 - Circuits de protection de sécurité pour limiter l'excès de courant ou de tension sans déconnexion
H03K 17/082 - Modifications pour protéger le circuit de commutation contre la surintensité ou la surtension par réaction du circuit de sortie vers le circuit de commande
In some embodiments, a semiconductor device comprises a semiconductor die comprising a vertical transistor device having a source electrode, a drain electrode and a gate electrode, the semiconductor die having a first surface and a second surface opposing the first surface. A first metallization structure is located on the first surface and comprises at least one source pad coupled to the source electrode, at least one drain pad coupled to the drain electrode and at least one gate pad coupled to the gate electrode. A second metallization structure is located on the second surface and comprises a conductive structure and an electrically insulating layer and forms an outermost surface of the semiconductor device. The outermost surface of the second metallization structure is electrically insulated from the semiconductor die by the electrically insulating layer.
H01L 23/482 - Dispositions pour conduire le courant électrique vers le ou hors du corps à l'état solide pendant son fonctionnement, p.ex. fils de connexion ou bornes formées de couches conductrices inséparables du corps semi-conducteur sur lequel elles ont été déposées
H01L 23/34 - Dispositions pour le refroidissement, le chauffage, la ventilation ou la compensation de la température
H01L 23/31 - Capsulations, p.ex. couches de capsulation, revêtements caractérisées par leur disposition
H01L 23/488 - Dispositions pour conduire le courant électrique vers le ou hors du corps à l'état solide pendant son fonctionnement, p.ex. fils de connexion ou bornes formées de structures soudées
H01L 23/544 - Marques appliquées sur le dispositif semi-conducteur, p.ex. marques de repérage, schémas de test
13.
METHOD OF MANUFACTURING SEMICONDUCTOR CHIPS HAVING A SIDE WALL SEALING
A method of manufacturing semiconductor chips having a side wall sealing is described. The method includes forming dicing trenches in a semiconductor wafer. The side walls of the dicing trenches are anodized to generate an anodic oxide layer at the side walls of the dicing trenches. Semiconductor chips are separated from the semiconductor wafer.
H01L 21/24 - Formation d'alliages d'impuretés, p.ex. des matériaux de dopage, des matériaux pour électrodes, avec un corps semi-conducteur
H01L 21/326 - Application de courants ou de champs électriques, p.ex. pour l'électroformage
H01L 21/784 - Fabrication ou traitement de dispositifs consistant en une pluralité de composants à l'état solide ou de circuits intégrés formés dans ou sur un substrat commun avec une division ultérieure du substrat en plusieurs dispositifs individuels pour produire des dispositifs qui consistent chacun en un seul élément de circuit le substrat étant un corps semi-conducteur
DEPDEPDEPDEPDEP) between the bias node (Q) and a further bias node (R); and a clamping circuit (92) coupled between the bias node (Q) and the source node (S) and configured to clamp a voltage between the bias node (Q) and the further bias node (R) to a clamping voltage level.
DEPDEPDEPDEPDEP) between a bias region (4) that is coupled to the drift region (11) and the at least one of the compensation region (21) and the body region (22), and wherein the bias region (4) is spaced apart from a body region (22) and a source region (12) of the at least one transistor cell.
An active clamp flyback, ACF, converter (600; 610; 700; 710; 720; 900; 1020) comprises a switchable clamp circuit (Lk, S2, Cclamp; Lk,p, S2, Cclamp) arranged on an input side of the ACF converter, and a tank capacitor (Cclamp; Cout) configured to form, in combination with a leakage inductance (Lk; Lk,p, Lk,s) of the ACF converter, a resonator, when the clamp circuit is switched on. The ACF converter further comprises at least one additional capacitor (Cadd), and the resonator is switchable between a first switching state, in which the additional capacitor (Cadd) is connected to the resonator, and a second switching state, in which the additional capacitor (Cadd) is disconnected from the resonator, wherein a capacitance of the resonator is variable dependent on the switching state of the resonator.
H02M 1/08 - Circuits spécialement adaptés à la production d'une tension de commande pour les dispositifs à semi-conducteurs incorporés dans des convertisseurs statiques
H02M 3/335 - Transformation d'une puissance d'entrée en courant continu en une puissance de sortie en courant continu avec transformation intermédiaire en courant alternatif par convertisseurs statiques utilisant des tubes à décharge avec électrode de commande ou des dispositifs à semi-conducteurs avec électrodes de commande pour produire le courant alternatif intermédiaire utilisant des dispositifs du type triode ou transistor exigeant l'application continue d'un signal de commande utilisant uniquement des dispositifs à semi-conducteurs
A power semiconductor device (1) comprises a semiconductor body (10) coupled to a first load terminal (11) and a second load terminal (12). The semiconductor body (10) comprises: a first doped region (102) of a second conductivity type electrically connected to the first load terminal (11); an emitter region (1091) of the second conductivity type electrically connected to the second load terminal (12); a drift region (100) of a first conductivity type and arranged between the first doped region (102) and the emitter region (1091). The drift region (100) and the first doped region (102) enable the power semiconductor device (1) to be operated in: a conducting state during which a load current between the load terminals (11, 12) is conducted along a forward direction; in a forward blocking state during which a forward voltage applied between the terminals (11, 12) is blocked; and in a reverse blocking state during which a reverse voltage applied between the terminals (11, 12) is blocked. The semiconductor body (10) further comprises a recombination zone (159) arranged at least within the first doped region (102).
H01L 29/739 - Dispositifs du type transistor, c.à d. susceptibles de répondre en continu aux signaux de commande appliqués commandés par effet de champ
H01L 29/32 - Corps semi-conducteurs ayant des surfaces polies ou rugueuses les défectuosités étant à l'intérieur du corps semi-conducteur
H01L 29/10 - Corps semi-conducteurs caractérisés par les formes, les dimensions relatives, ou les dispositions des régions semi-conductrices avec des régions semi-conductrices connectées à une électrode ne transportant pas le courant à redresser, amplifier ou commuter, cette électrode faisant partie d'un dispositif à semi-conducteur qui comporte trois électrodes ou plus
H01L 27/02 - Dispositifs consistant en une pluralité de composants semi-conducteurs ou d'autres composants à l'état solide formés dans ou sur un substrat commun comprenant des éléments de circuit passif intégrés avec au moins une barrière de potentiel ou une barrière de surface
19.
POWER CONVERTER CIRCUIT, POWER SUPPLY SYSTEM AND METHOD
Disclosed is a power converter circuit, a power supply system and a method. The power converter circuit (1), comprises • at least one converter series circuit comprising a plurality of converter units (2), the at least one converter series circuit configured to output a series circuit output current (il OUT; i OUT- REC); and • a synchronization circuit (10) configured to generate at least one synchronization signal (S vi), wherein at least one of the plurality of converter units (2) is configured to generate an output current (il) such that at least one of a frequency and a phase of the output current (il) is dependent on the synchronization signal (S vl).
A lithium battery includes a cathode, an anode including a component made of silicon, a separator element disposed between the cathode and the anode, an electrolyte, and a substrate. The anode is disposed over the substrate or the anode is integrally formed with the substrate.
H01M 10/0585 - Structure ou fabrication d'accumulateurs ayant uniquement des éléments de structure plats, c. à d. des électrodes positives plates, des électrodes négatives plates et des séparateurs plats
H01M 10/42 - Procédés ou dispositions pour assurer le fonctionnement ou l'entretien des éléments secondaires ou des demi-éléments secondaires
A description is given of a method for the pulsed driving of a transistor, which has a drive terminal (G) and a load path (C-E) and the load path of which is connected in series with a load, and a drive circuit for a transistor (1). The method comprises: Driving the transistor with a drive pulse of a first type, which has a first drive level (S21) at least for a first time duration (Tl), before a drive pulse of a second type, which has a second drive level (S22), which is higher in comparison with the first drive level (S21); evaluating a voltage (Vce) across the load path of the transistor (1); terminating the pulsed driving if the voltage (Vce) across the load path exceeds a predefined threshold value.
G01R 31/02 - Essai des appareils, des lignes ou des composants électriques pour y déceler la présence de courts-circuits, de discontinuités, de fuites ou de connexions incorrectes de lignes
H02H 11/00 - Circuits de protection de sécurité pour empêcher la commutation de mise en service dans le cas où une condition électrique de travail indésirable pourrait en résulter
H03K 17/082 - Modifications pour protéger le circuit de commutation contre la surintensité ou la surtension par réaction du circuit de sortie vers le circuit de commande
22.
SEMICONDUCTOR DEVICE ARRANGEMENT WITH A FIRST SEMICONDUCTOR DEVICE AND WITH A PLURALITY OF SECOND SEMI CONDUCTOR DEVICES
Disclosed is a semiconductor device arrangement including a first semiconductor device having a load path, and a plurality of second transistors, each having a load path between a first and a second load terminal and a control terminal. The second transistors have their load paths connected in series and connected in series to the load path of the first transistor, each of the second transistors has its control terminal connected to the load terminal of one of the other second transistors, and one of the second transistors has its control terminal connected to one of the load terminals of the first semiconductor device.
H01L 27/088 - Dispositifs consistant en une pluralité de composants semi-conducteurs ou d'autres composants à l'état solide formés dans ou sur un substrat commun comprenant des éléments de circuit passif intégrés avec au moins une barrière de potentiel ou une barrière de surface le substrat étant un corps semi-conducteur comprenant uniquement des composants semi-conducteurs d'un seul type comprenant uniquement des composants à effet de champ les composants étant des transistors à effet de champ à porte isolée
H01L 27/06 - Dispositifs consistant en une pluralité de composants semi-conducteurs ou d'autres composants à l'état solide formés dans ou sur un substrat commun comprenant des éléments de circuit passif intégrés avec au moins une barrière de potentiel ou une barrière de surface le substrat étant un corps semi-conducteur comprenant une pluralité de composants individuels dans une configuration non répétitive
H01L 29/78 - Transistors à effet de champ l'effet de champ étant produit par une porte isolée
H01L 27/07 - Dispositifs consistant en une pluralité de composants semi-conducteurs ou d'autres composants à l'état solide formés dans ou sur un substrat commun comprenant des éléments de circuit passif intégrés avec au moins une barrière de potentiel ou une barrière de surface le substrat étant un corps semi-conducteur comprenant une pluralité de composants individuels dans une configuration non répétitive les composants ayant une région active en commun
G05F 1/573 - Régulation de la tension ou de l'intensité là où la variable effectivement régulée par le dispositif de réglage final est du type continu utilisant des dispositifs à semi-conducteurs en série avec la charge comme dispositifs de réglage final sensible à une condition du système ou de sa charge en plus des moyens sensibles aux écarts de la sortie du système, p.ex. courant, tension, facteur de puissance à des fins de protection avec détecteur de surintensité
H01L 27/02 - Dispositifs consistant en une pluralité de composants semi-conducteurs ou d'autres composants à l'état solide formés dans ou sur un substrat commun comprenant des éléments de circuit passif intégrés avec au moins une barrière de potentiel ou une barrière de surface
H02H 9/02 - Circuits de protection de sécurité pour limiter l'excès de courant ou de tension sans déconnexion sensibles à un excès de courant
23.
METHOD FOR TREATING AN OXYGEN-CONTAINING SEMICONDUCTOR WAFER, AND SEMICONDUCTOR COMPONENT
The invention describes a method for treating an oxygen-containing semiconductor wafer which has a first side, a second side which is opposite the first side, a first semiconductor region which adjoins the first side and a second semiconductor region which adjoins the second side, said method having the following method steps: the second side of the wafer is irradiated with high-energy particles, thus producing crystal defects in the second semiconductor region, and a first thermal process in which the wafer is heated to temperatures of between 700°C and 1100°C is carried out. The invention also relates to a component which is produced on the basis of a wafer which has been treated in this manner.
H01L 21/322 - Traitement des corps semi-conducteurs en utilisant des procédés ou des appareils non couverts par les groupes pour modifier leurs propriétés internes, p.ex. pour produire des défectuosités internes
H01L 21/265 - Bombardement par des radiations ondulatoires ou corpusculaires par des radiations d'énergie élevée produisant une implantation d'ions
H01L 21/263 - Bombardement par des radiations ondulatoires ou corpusculaires par des radiations d'énergie élevée
24.
METHOD FOR MANUFACTURING A SOLAR CELL, AND SOLAR CELL
The invention relates to a method for manufacturing a solar cell which has the following method steps: a monocrystalline semiconductor body is provided which has two opposite sides and basic p doping, protons are implanted into the semiconductor body over a first of the sides such that a number of defect regions arranged at a distance from one another is produced which extend from the one side into the semiconductor body, a curing step is performed in which the semiconductor body is heated at least in the region of the defect regions and its temperature and the duration are chosen such that a number of n doped semiconductor zones arranged at a distance from one another are produced, an n doped emitter is produced which adjoins the n doped semiconductor zones.
H01L 31/18 - Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de ces dispositifs ou de leurs parties constitutives
H01L 31/0288 - Matériaux inorganiques comprenant, à part les matériaux de dopage ou autres impuretés, uniquement des éléments du groupe IV de la classification périodique caractérisés par le matériau de dopage
25.
SEMICONDUCTOR COMPONENT COMPRISING A P-N JUNCTION, AND METHOD FOR THE PRODUCTION THEREOF
The invention relates to a semiconductor component (1) and a method for producing the same. The semiconductor component (3) comprises a semiconductor member (4) in which a p-n junction is disposed that is provided with a p-conducting region (11) and an n-conducting region (9). The p-conducting region (11) or the n-conducting region (9) of the p-n junction encompasses areas (23) which spatially define the p-n junction within the semiconductor member (4).
H01L 29/78 - Transistors à effet de champ l'effet de champ étant produit par une porte isolée
H01L 21/336 - Transistors à effet de champ à grille isolée
H01L 29/06 - Corps semi-conducteurs caractérisés par les formes, les dimensions relatives, ou les dispositions des régions semi-conductrices
H01L 29/165 - Corps semi-conducteurs caractérisés par les matériaux dont ils sont constitués comprenant, mis à part les matériaux de dopage ou autres impuretés, seulement des éléments du groupe IV de la classification périodique, sous forme non combinée comprenant plusieurs des éléments prévus en dans différentes régions semi-conductrices
H01L 29/32 - Corps semi-conducteurs ayant des surfaces polies ou rugueuses les défectuosités étant à l'intérieur du corps semi-conducteur
H01L 29/08 - Corps semi-conducteurs caractérisés par les formes, les dimensions relatives, ou les dispositions des régions semi-conductrices avec des régions semi-conductrices connectées à une électrode transportant le courant à redresser, amplifier ou commuter, cette électrode faisant partie d'un dispositif à semi-conducteur qui comporte trois électrodes ou plus
26.
SEMICONDUCTOR COMPONENT WITH CHARGE COMPENSATION STRUCTURE AND METHOD FOR PRODUCING THE SAME
Semiconductor component (1) with charge compensation structure (3) and method for producing the same. For that purpose, the semiconductor component (1) has a semiconductor body (4) with a drift section (5) between two electrodes (6, 7). The drift section (5) comprises drift zones of a first conductivity type forming a current path between the electrodes (6, 7) in the drift section, while charge compensation zones (11) of a complementary conductivity type narrow the current path in the drift section (5). The drift section (5) comprises for that purpose two alternating, epitaxially grown diffusion zone types (9, 10), the first drift zone type (9) having a monocrystalline semiconductor material on a monocrystalline substrate (12), and a second drift zone type (10) having a monocrystalline semiconductor material in a trench structure (13), with walls (14, 15) which have a complementary doping and form the charge compensation zones (11).
H01L 21/336 - Transistors à effet de champ à grille isolée
H01L 29/78 - Transistors à effet de champ l'effet de champ étant produit par une porte isolée
H01L 29/06 - Corps semi-conducteurs caractérisés par les formes, les dimensions relatives, ou les dispositions des régions semi-conductrices
H01L 29/267 - Corps semi-conducteurs caractérisés par les matériaux dont ils sont constitués comprenant, à part les matériaux de dopage ou autres impuretés, des éléments couverts par plusieurs des groupes , , , , dans différentes régions semi-conductrices
27.
SEMICONDUCTOR COMPONENT WITH A DRIFT REGION AND WITH A DRIFT CONTROL REGION
The invention relates to a semiconductor component that has a semiconductor body (100) and the following additional features: a drift region (2; 211) of a first mode of conductivity in the semiconductor body (100); a drift control region (3; 241), which is made of a semiconductor material and which is placed, at least in sections, adjacent to the drift region (2) in the semiconductor body, and; an accumulation dielectric (4; 251) that is placed between the drift region (2, 211) and the drift control region (3; 241).
H01L 29/78 - Transistors à effet de champ l'effet de champ étant produit par une porte isolée
H01L 29/739 - Dispositifs du type transistor, c.à d. susceptibles de répondre en continu aux signaux de commande appliqués commandés par effet de champ
H01L 27/06 - Dispositifs consistant en une pluralité de composants semi-conducteurs ou d'autres composants à l'état solide formés dans ou sur un substrat commun comprenant des éléments de circuit passif intégrés avec au moins une barrière de potentiel ou une barrière de surface le substrat étant un corps semi-conducteur comprenant une pluralité de composants individuels dans une configuration non répétitive
brevets
