Microchip Technology Incorporated

États‑Unis d’Amérique

Retour au propriétaire

1-100 de 1 538 pour Microchip Technology Incorporated Trier par
Recheche Texte
Brevet
États-Unis - USPTO
Excluant les filiales
Affiner par Reset Report
Date
Nouveautés (dernières 4 semaines) 5
2024 juin (MACJ) 2
2024 mai 7
2024 avril 6
2024 mars 11
Voir plus
Classe IPC
H03L 7/26 - Commande automatique de fréquence ou de phase; Synchronisation utilisant comme référence de fréquence les niveaux d'énergie de molécules, d'atomes ou de particules subatomiques 72
G06F 13/42 - Protocole de transfert pour bus, p.ex. liaison; Synchronisation 51
G04F 5/14 - Appareils pour la production d'intervalles de temps prédéterminés, utilisés comme étalons utilisant des horloges atomiques 50
G06F 3/044 - Numériseurs, p.ex. pour des écrans ou des pavés tactiles, caractérisés par les moyens de transduction par des moyens capacitifs 47
G06F 3/041 - Numériseurs, p.ex. pour des écrans ou des pavés tactiles, caractérisés par les moyens de transduction 45
Voir plus
Statut
En Instance 195
Enregistré / En vigueur 1 343
Résultats pour  brevets
  1     2     3     ...     16        Prochaine page

1.

COMPRESSING HIGH FREQUENCY EMISSIONS IN 10BASE-T1S DRIVER BY USING MULTIPLE STAGE NOTCH/BAND STOP FILTERING

      
Numéro d'application 18531232
Statut En instance
Date de dépôt 2023-12-06
Date de la première publication 2024-06-13
Propriétaire Microchip Technology Incorporated (USA)
Inventeur(s)
  • Yu, Jiachi
  • Liang, Henry
  • Ho, James
  • Ivanov, Galin I.
  • Yang, Kevin
  • Chen, Dixon
  • Xiong, Congqing
  • An, Hongming

Abrégé

Reducing emissions of predetermined frequencies using delay elements and related apparatuses, methods, and systems are disclosed. An apparatus includes an input terminal to receive a signal, delay elements electrically connected to the input terminal, an output terminal to provide a reduced slew rate signal, and combination circuitry electrically connected to the delay elements and the output terminal. The delay elements provide delayed signals responsive to the received signal. Respective ones of the delayed signals include delayed versions of the received signal. The combination circuitry combines the delayed signals to generate the reduced slew rate signal. Delays associated with the delay elements are chosen to reduce emissions of one or more predetermined frequencies of the reduced slew rate signal as compared to the received signal.

Classes IPC  ?

  • H03K 5/1252 - Suppression ou limitation du bruit ou des interférences
  • H03K 19/20 - Circuits logiques, c. à d. ayant au moins deux entrées agissant sur une sortie; Circuits d'inversion caractérisés par la fonction logique, p.ex. circuits ET, OU, NI, NON

2.

SYSTEM AND METHOD TO CONVERT AUDIO SIGNALS TO HAPTIC SIGNALS

      
Numéro d'application 18369912
Statut En instance
Date de dépôt 2023-09-19
Date de la première publication 2024-06-06
Propriétaire Microchip Technology Incorporated (USA)
Inventeur(s) Costache, Razvan

Abrégé

A device includes a receiver to receive an input audio signal and output a received audio signal, and signal conversion circuitry to apply a frequency-dependent adjustment to the received audio signal to convert the received audio signal to a haptic signal for use by a haptic actuator.

Classes IPC  ?

  • G06F 3/01 - Dispositions d'entrée ou dispositions d'entrée et de sortie combinées pour l'interaction entre l'utilisateur et le calculateur
  • G08B 6/00 - Systèmes de signalisation tactile, p.ex. systèmes d'appel de personnes

3.

THREE-DIMENSIONAL METAL-INSULATOR-METAL (MIM) CAPACITORS AND TRENCHES

      
Numéro d'application 18104372
Statut En instance
Date de dépôt 2023-02-01
Date de la première publication 2024-05-23
Propriétaire Microchip Technology Incorporated (USA)
Inventeur(s) Leng, Yaojian

Abrégé

A method for making a three dimensional (3D) Metal-Insulator-Metal (MIM) capacitor and trenches by etching a dielectric layer to form a via or contact hole, a tub, and a trench in the dielectric layer; depositing conformal metal in the via or contact hole, the tub, and the trench, wherein the deposited conformal metal forms bottom and sidewall portions of a 3D bottom electrode of a metal-insulator-metal (MIM) capacitor in the tub, and wherein the deposited conformal metal forms a via or contact in the via or contact hole; removing conformal metal and at least a portion of the dielectric layer from a lip of the tub; depositing an insulator layer on the 3D bottom electrode to form an insulator layer of the MIM capacitor; and depositing a metal layer on the insulator layer to form a top electrode of the MIM capacitor.

Classes IPC  ?

  • H01L 23/522 - Dispositions pour conduire le courant électrique à l'intérieur du dispositif pendant son fonctionnement, d'un composant à un autre comprenant des interconnexions externes formées d'une structure multicouche de couches conductrices et isolantes inséparables du corps semi-conducteur sur lequel elles ont été déposées

4.

METAL-INSULATOR-METAL (MIM) CAPACITORS WITH CURVED ELECTRODE

      
Numéro d'application 18162775
Statut En instance
Date de dépôt 2023-02-01
Date de la première publication 2024-05-23
Propriétaire Microchip Technology Incorporated (USA)
Inventeur(s) Leng, Yaojian

Abrégé

A method for making a metal-insulator-metal (MIM) capacitors by etching a dielectric layer to form a via or contact hole, a tub, and a trench in the dielectric layer; depositing conformal metal in the via or contact hole, the tub, and the trench, wherein deposited conformal metal forms a via or contact in the via or contact hole; depositing a bottom electrode metal in the tub to form a bottom electrode of a metal-to-metal (MIM) capacitor; removing bottom electrode metal from the bottom electrode to form a dish-shape upper surface; depositing an insulator material on the bottom electrode to form an insulator layer of the MIM capacitor; and depositing a top electrode metal on the insulator layer to form a top electrode of the MIM capacitor.

Classes IPC  ?

  • H01L 21/02 - Fabrication ou traitement des dispositifs à semi-conducteurs ou de leurs parties constitutives

5.

METHOD FOR FABRICATING A PATTERNED FD-SOI WAFER

      
Numéro d'application 18200688
Statut En instance
Date de dépôt 2023-05-23
Date de la première publication 2024-05-23
Propriétaire Microchip Technology Incorporated (USA)
Inventeur(s)
  • Nagel, Steve
  • Chen, Bomy

Abrégé

Methods for preparing a donor silicon wafer by applying a SiGe layer on a silicon substrate wafer, depositing a silicon layer on the SiGe layer, etching the silicon layer to form an opening in the silicon layer, wet etching the SiGe layer through the opening in the silicon layer to partially remove SiGe material from the SiGe layer and preserve the silicon layer, depositing a buried oxide layer on the silicon layer, etching the buried oxide layer to form a body bias area, and depositing silicon in the body bias area; bonding a recipient handle wafer to the etched buried oxide layer of the donor silicon wafer to define a BOX; and wet etching the SiGe layer to release the donor silicon wafer from the recipient handle wafer.

Classes IPC  ?

  • H01L 21/762 - Régions diélectriques
  • H01L 27/12 - Dispositifs consistant en une pluralité de composants semi-conducteurs ou d'autres composants à l'état solide formés dans ou sur un substrat commun comprenant des éléments de circuit passif intégrés avec au moins une barrière de potentiel ou une barrière de surface le substrat étant autre qu'un corps semi-conducteur, p.ex. un corps isolant

6.

OWNER REVOCATION EMULATION CONTAINER

      
Numéro d'application 18386102
Statut En instance
Date de dépôt 2023-11-01
Date de la première publication 2024-05-09
Propriétaire Microchip Technology Incorporated (USA)
Inventeur(s)
  • Marando, Eileen
  • Vaidyanathan, Subhashini

Abrégé

A device having a processor and a boot code, the processor may create a plurality of revocation emulation containers corresponding to a plurality of owners of the electronic device over time, wherein respective revocation emulation containers may comprise asset revocation information associated with respective owners of the electronic device. The processor may program the asset revocation information of the plurality of revocation emulation containers in a one-time-programmable manner. The processor may use the asset revocation information of the plurality of revocation emulation containers to determine whether to revoke use of respective assets of a plurality of assets associated with the plurality of owners of the electronic device over time. The processor may revoke the subsequent use of respective assets of the plurality of assets associated with the plurality of owners of the electronic device over time based on a determination the respective asset should be revoked.

Classes IPC  ?

  • G06F 21/57 - Certification ou préservation de plates-formes informatiques fiables, p.ex. démarrages ou arrêts sécurisés, suivis de version, contrôles de logiciel système, mises à jour sécurisées ou évaluation de vulnérabilité
  • G06F 21/60 - Protection de données
  • G06F 21/79 - Protection de composants spécifiques internes ou périphériques, où la protection d'un composant mène à la protection de tout le calculateur pour assurer la sécurité du stockage de données dans les supports de stockage à semi-conducteurs, p.ex. les mémoires adressables directement

7.

INDICATION OF QUALITY FOR RANDOM NUMBER GENERATION

      
Numéro d'application 18053458
Statut En instance
Date de dépôt 2022-11-08
Date de la première publication 2024-05-09
Propriétaire Microchip Technology Incorporated (USA)
Inventeur(s)
  • Vergnes, Alain
  • Younes, Sebastien
  • Michel, Anthony

Abrégé

One or more examples relate to generation of quality indications for a randomly generated number or a random number generator more generally. An example apparatus may include a memory and a logic circuit. Such a memory is to receive and store a previous randomly generated number and a current randomly generated number. Such a logic circuit is to: determine a relationship between the previous randomly generated number and the current randomly generated number; and generate an indication of quality of the current randomly generated number at least partially responsive to the determined relationship between the previous randomly generated number and the current randomly generated number.

Classes IPC  ?

  • G06F 7/58 - Générateurs de nombres aléatoires ou pseudo-aléatoires

8.

ELECTRONIC PACKAGE INCLUDING IC DIES ARRANGED IN INVERTED RELATIVE ORIENTATIONS

      
Numéro d'application 18202356
Statut En instance
Date de dépôt 2023-05-26
Date de la première publication 2024-05-09
Propriétaire Microchip Technology Incorporated (USA)
Inventeur(s)
  • Yach, Randy
  • Schimel, Paul

Abrégé

An electronic package includes a first integrated circuit (IC) die arranged in a first orientation, a second IC die arranged in a second orientation inverted relative to the first orientation, at least one upper conductive routing layer extending over the first IC die and second IC die, at least one lower conductive routing layer extending under the first IC die and second IC die, and a mold compound at least partially encapsulating the first IC die and the second IC die.

Classes IPC  ?

  • H01L 25/07 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide les dispositifs étant tous d'un type prévu dans le même sous-groupe des groupes , ou dans une seule sous-classe de , , p.ex. ensembles de diodes redresseuses les dispositifs n'ayant pas de conteneurs séparés les dispositifs étant d'un type prévu dans le groupe
  • H01L 21/56 - Capsulations, p.ex. couches de capsulation, revêtements
  • H01L 23/00 - DISPOSITIFS À SEMI-CONDUCTEURS NON COUVERTS PAR LA CLASSE - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
  • H01L 25/00 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide

9.

APPARATUS AND METHOD FOR PERTURBATION OF OPERATING POINT FOR PREVENTION OF WIRELESS POWER TRANSFER STALLING

      
Numéro d'application 18498272
Statut En instance
Date de dépôt 2023-10-31
Date de la première publication 2024-05-02
Propriétaire Microchip Technology Incorporated (USA)
Inventeur(s) Bhandarkar, Santosh

Abrégé

In one or more examples, an apparatus may comprise a wireless power transmitter. The apparatus may include transmitter circuitry including a transmit coil to inductively couple with a receive coil of a wireless power receiver. The apparatus may further include a controller to control the transmitter circuitry to generate a wireless power signal in the transmit coil; perform demodulation on a communication signal, modulated over the wireless power signal, in attempt to decode one or more packets from the wireless power receiver; and perturb an operating point of the transmitter circuitry responsive to identifying a failure in decoding the one or more packets.

Classes IPC  ?

  • H02J 50/12 - Circuits ou systèmes pour l'alimentation ou la distribution sans fil d'énergie électrique utilisant un couplage inductif du type couplage à résonance
  • H02J 50/80 - Circuits ou systèmes pour l'alimentation ou la distribution sans fil d'énergie électrique mettant en œuvre l’échange de données, concernant l’alimentation ou la distribution d’énergie électrique, entre les dispositifs de transmission et les dispositifs de réception

10.

Markers for objects seen through a windscreen

      
Numéro d'application 18227503
Numéro de brevet 11971548
Statut Délivré - en vigueur
Date de dépôt 2023-07-28
Date de la première publication 2024-04-30
Date d'octroi 2024-04-30
Propriétaire Microchip Technology Incorporated (USA)
Inventeur(s)
  • Radu, Cristina-Georgeta
  • Stoia, Valentin

Abrégé

A system having a camera to capture a scene image of a scene having an object as viewed from a perspective of an operator through a windscreen; a computer vision circuit to identify an object image corresponding to the object in the scene image captured by the camera; a marker generator circuit to generate a marker indicative of the identified object image and to determine a marker position in the operator's line of sight between the object and the operator; and a screen to display the generated marker in the marker position to appear associated with the identified object as viewed from the perspective of the operator through the windscreen. Also, methods for marking objects.

Classes IPC  ?

  • G02B 27/01 - Dispositifs d'affichage "tête haute"
  • B60K 35/23 - Dispositifs d'affichage "tête haute" [HUD] (aspects optiques des dispositifs d’affichage "tête haute" G02B 27/01)
  • B60K 35/28 - caractérisées par le type d’informations de sortie, p.ex. divertissement vidéo ou informations sur la dynamique du véhicule; caractérisées par la finalité des informations de sortie, p.ex. pour attirer l'attention du conducteur
  • B60K 35/50 - Instruments caractérisés par leurs moyens de fixation au véhicule ou d’intégration dans celui-ci (B60K 35/231 a priorité)

11.

COIL STRUCTURES FOR INDUCTIVE ANGULAR-POSITION SENSING

      
Numéro d'application 18490039
Statut En instance
Date de dépôt 2023-10-18
Date de la première publication 2024-04-25
Propriétaire Microchip Technology Incorporated (USA)
Inventeur(s)
  • Shaga, Ganesh
  • Smith, Kevin Mark
  • Choi, Hwangsoo
  • Akkina, Surendra
  • Puttapudi, Sudhneer

Abrégé

An apparatus comprises a target to rotate about an axis; an excitation coil to carry an excitation signal; and a first sense coil to carry a sense signal induced by the excitation signal. The first sense coil comprises two or more lobes in one or more planes that are perpendicular to the axis. The two or more lobes comprise a first lobe at a first position relative to the axis and a second lobe at a second position relative to the axis. The second position is substantially the same radial distance from the axis as the first position is from the axis. The second position is at an angular distance of Θ from the first position, where Θ=180°±α/2, and α is a measurement range for angular-position sensing (e.g., α=60°) within a range of 50% to 150% of α.

Classes IPC  ?

  • G01B 7/30 - Dispositions pour la mesure caractérisées par l'utilisation de techniques électriques ou magnétiques pour tester l'alignement des axes
  • G01D 5/20 - Moyens mécaniques pour le transfert de la grandeur de sortie d'un organe sensible; Moyens pour convertir la grandeur de sortie d'un organe sensible en une autre variable, lorsque la forme ou la nature de l'organe sensible n'imposent pas un moyen de conversion déterminé; Transducteurs non spécialement adaptés à une variable particulière utilisant des moyens électriques ou magnétiques influençant la valeur d'un courant ou d'une tension en faisant varier l'inductance, p.ex. une armature mobile

12.

INTEGRATED CIRCUIT PACKAGE INCLUDING AN NTEGRATED SHUNT RESISTOR

      
Numéro d'application 18143414
Statut En instance
Date de dépôt 2023-05-04
Date de la première publication 2024-04-18
Propriétaire Microchip Technology Incorporated (USA)
Inventeur(s) Steele, Gerald

Abrégé

An integrated circuit (IC) package includes a partial leadframe including (a) a shunt resistor leadframe element including a pair of shunt resistor contacts and a shunt resistor conductively connected between the pair of shunt resistor contacts and (b) at least one external contact leadframe element separate from the shunt resistor leadframe element, the at least one external contact leadframe element allowing external contact to the IC package. The IC package also a mold encapsulation formed over the shunt resistor leadframe element, wherein the pair of shunt resistor contacts are externally contactable through the mold encapsulation.

Classes IPC  ?

  • G01R 1/20 - Modifications des éléments électriques fondamentaux en vue de leur utilisation dans des appareils de mesures électriques; Combinaisons structurelles de ces éléments avec ces appareils
  • G01R 1/04 - Boîtiers; Organes de support; Agencements des bornes
  • G01R 1/30 - Combinaison structurelle d'appareils de mesures électriques avec des circuits électroniques fondamentaux, p.ex. avec amplificateur
  • G01R 19/32 - Compensation des variations de température

13.

APPARATUS AND METHOD FOR PROCESSING RECEIVE DATA IN A RECEIVE DATA PATH INCLUDING PARALLEL FEC DECODING

      
Numéro d'application 18481359
Statut En instance
Date de dépôt 2023-10-05
Date de la première publication 2024-04-11
Propriétaire Microchip Technology Incorporated (USA)
Inventeur(s) Akkem, Sailaja

Abrégé

An apparatus comprises a data width converter and a forward error correction (FEC) decoder. The data width converter includes an input to receive an input data stream having an input bit width, a first output to produce a first output data stream having a first output bit width, and a second output to produce a second output data stream having at least a second output bit width. The FEC decoder includes an input to receive the second output data stream having the at least second output bit width. The FEC decoder includes an error correction output to produce one or more error correction values at least partially based on one or more FEC code words in the second output data stream. The one or more error correction values are for correction of one or more symbols, one or more partial symbols, or both, in the first output data stream having the first output bit width. In one or more examples, the data width converter is in a receive data path, and at least a portion of the FEC decoder is in parallel with the receive data path.

Classes IPC  ?

  • H03M 13/11 - Détection d'erreurs ou correction d'erreurs transmises par redondance dans la représentation des données, c.à d. mots de code contenant plus de chiffres que les mots source utilisant un codage par blocs, c.à d. un nombre prédéterminé de bits de contrôle ajouté à un nombre prédéterminé de bits d'information utilisant plusieurs bits de parité
  • H03M 13/00 - Codage, décodage ou conversion de code pour détecter ou corriger des erreurs; Hypothèses de base sur la théorie du codage; Limites de codage; Méthodes d'évaluation de la probabilité d'erreur; Modèles de canaux; Simulation ou test des codes

14.

Authentication and Identification of Products

      
Numéro d'application 18377357
Statut En instance
Date de dépôt 2023-10-06
Date de la première publication 2024-04-11
Propriétaire Microchip Technology Incorporated (USA)
Inventeur(s) Hammill, Brian

Abrégé

An apparatus comprising: a pin to connect to a resistor and a power source; a measurement circuit to measure a voltage at the pin; a circuit to determine a mapped identification value of the apparatus based upon the voltage at the pin, the mapped identification value coding the apparatus as an instance of a product from a set of products; and an authentication circuit. The authentication circuit: calculates an authentication code using the mapped identification value; and provides the authentication code to an authentication host upon request from the authentication host.

Classes IPC  ?

  • G06Q 30/018 - Certification d’entreprises ou de produits
  • H04L 9/32 - Dispositions pour les communications secrètes ou protégées; Protocoles réseaux de sécurité comprenant des moyens pour vérifier l'identité ou l'autorisation d'un utilisateur du système

15.

APPARATUS AND METHOD FOR PROCESSING TRANSMIT DATA IN A TRANSMIT DATA PATH INCLUDING PARALLEL FEC ENCODING

      
Numéro d'application 18481340
Statut En instance
Date de dépôt 2023-10-05
Date de la première publication 2024-04-11
Propriétaire Microchip Technology Incorporated (USA)
Inventeur(s) Akkem, Sailaja

Abrégé

An apparatus comprises a data width converter and a forward error correction (FEC) encoder. The data width converter includes an input to receive an input data stream at an input bit width, a first output to produce a first output data stream at a first output bit width, and a second output to produce a second output data stream at a second output bit width. The FEC encoder includes an input to receive the second output data stream at the second output bit width. The FEC encoder includes an output to produce parity bits at least partially based on multiple received symbols of the second output data stream having the second output bit width. The parity bits for insertion in the first output data stream having the first output bit width. In one or more examples, the data width converter is in a transmit data path, and the FEC encoder is in parallel with the transmit data path.

Classes IPC  ?

  • H03M 13/29 - Codage, décodage ou conversion de code pour détecter ou corriger des erreurs; Hypothèses de base sur la théorie du codage; Limites de codage; Méthodes d'évaluation de la probabilité d'erreur; Modèles de canaux; Simulation ou test des codes combinant plusieurs codes ou structures de codes, p.ex. codes de produits, codes de produits généralisés, codes concaténés, codes interne et externe
  • H03M 13/00 - Codage, décodage ou conversion de code pour détecter ou corriger des erreurs; Hypothèses de base sur la théorie du codage; Limites de codage; Méthodes d'évaluation de la probabilité d'erreur; Modèles de canaux; Simulation ou test des codes

16.

ARTIFICIAL INTELLIGENCE SYSTEM TO IDENTIFY ACTIVITY IN A RECEPTICAL

      
Numéro d'application 18095777
Statut En instance
Date de dépôt 2023-01-11
Date de la première publication 2024-04-11
Propriétaire Microchip Technology Incorporated (USA)
Inventeur(s)
  • Villand, Emmanuel
  • Plantier, Jeremy

Abrégé

A device comprising: a repository for an item, the repository having an item intake; a sensor that generates a signal corresponding to characteristics of an item in the repository; an artificial intelligence circuit that receives from the sensor the signal corresponding to characteristics of an item in the repository and that transmits an indicator signal indicative of the item in the repository; and an indicator that receives from the artificial intelligence circuit the indicator signal and that indicates the item in the repository based on the indicator signal.

Classes IPC  ?

  • B65G 1/137 - Dispositifs d'emmagasinage mécaniques avec des aménagements ou des moyens de commande automatique pour choisir les objets qui doivent être enlevés

17.

MODULATING POWER CONSUMPTION FROM A POWER SOURCE THAT SUPPLIES A DATA-DEPENDENT POWER CONSUMER

      
Numéro d'application 18473081
Statut En instance
Date de dépôt 2023-09-22
Date de la première publication 2024-03-28
Propriétaire Microchip Technology Incorporated (Azerbaïdjan)
Inventeur(s)
  • Leung, Herman Hok Man
  • Zavari, Rod
  • Acimovic, Predrag

Abrégé

A method may include setting a data pattern status signal to indicate a data pattern status of a data pattern to be received by a data-dependent power consumer; and modulating power consumption from a power source that provides the data-dependent power consumer at least partially based on the set data pattern status signal.

Classes IPC  ?

  • H04L 7/04 - Commande de vitesse ou de phase au moyen de signaux de synchronisation
  • H04L 7/033 - Commande de vitesse ou de phase au moyen des signaux de code reçus, les signaux ne contenant aucune information de synchronisation particulière en utilisant les transitions du signal reçu pour commander la phase de moyens générateurs du signal de synchronisation, p.ex. en utilisant une boucle verrouillée en phase
  • H04L 25/49 - Circuits d'émission; Circuits de réception à au moins trois niveaux d'amplitude

18.

SCALABLE COMMON VIEW TIME TRANSFER AND RELATED APPARATUSES AND METHODS

      
Numéro d'application 18511689
Statut En instance
Date de dépôt 2023-11-16
Date de la première publication 2024-03-21
Propriétaire Microchip Technology Incorporated (USA)
Inventeur(s) Zampetti, George

Abrégé

Common view time transfer and related apparatuses and methods are disclosed. An apparatus includes a receiver oscillator to provide a local clock signal and one or more processors. The one or more processors are to perform, at least partially based on the local clock signal, event time tagging pre-processing at least partially responsive to satellite signals received from one or more satellites to generate a decimated precision correction state estimate; determine, per satellite signal pseudo range residuals; determine a navigation engine clock state; perform a precision clock state pre-processing operation at least partially responsive to the navigation engine clock state and the decimated precision correction state estimate to generate a precision navigation clock state; and generate a common view real time report at least partially responsive to the per satellite signal pseudo range residuals and the precision navigation clock state.

Classes IPC  ?

  • G01S 19/25 - Acquisition ou poursuite des signaux émis par le système faisant intervenir des données d'assistance reçues en provenance d'un élément coopérant, p.ex. un GPS assisté
  • G01S 19/23 - Test, contrôle, correction ou étalonnage d'un élément récepteur
  • G01S 19/39 - Détermination d'une solution de navigation au moyen des signaux émis par un système de positionnement satellitaire à radiophares le système de positionnement satellitaire à radiophares transmettant des messages horodatés, p.ex. GPS [Système de positionnement global], GLONASS [Système mondial de satellites de navigation] ou GALILEO

19.

SYSTEM AND METHOD FOR FORWARDING NETWORK TRAFFIC

      
Numéro d'application 18211310
Statut En instance
Date de dépôt 2023-06-19
Date de la première publication 2024-03-14
Propriétaire Microchip Technology Incorporated (USA)
Inventeur(s) Ehlers, Kristian

Abrégé

A device for control of network traffic may include a plurality of edge interface circuit and internal interface circuits each coupled to one or more network components. The device may prepend frame identification information to received data frames and remove duplicate data frames when identification information is detected multiple times. The device may store frame identification information in a non-transitory memory device and perform a lookup operation to identify duplicate data frames and eliminate loops in the network.

Classes IPC  ?

  • H04L 45/74 - Traitement d'adresse pour le routage
  • H04L 1/00 - Dispositions pour détecter ou empêcher les erreurs dans l'information reçue
  • H04L 49/00 - TRANSMISSION D'INFORMATION NUMÉRIQUE, p.ex. COMMUNICATION TÉLÉGRAPHIQUE Éléments de commutation de paquets
  • H04L 69/22 - Analyse syntaxique ou évaluation d’en-têtes

20.

DEVICE AND METHODS FOR SWITCH CONTROL

      
Numéro d'application 18243723
Statut En instance
Date de dépôt 2023-09-08
Date de la première publication 2024-03-14
Propriétaire Microchip Technology Incorporated (USA)
Inventeur(s)
  • Reiter, Andreas
  • Yuenyongsgool, Yong
  • Bowling, Stephen
  • Phoenix, Tim
  • Dumais, Alex
  • Oshea, Justin

Abrégé

A device includes a PWM circuit to generate a complementary PWM signal comprised of a positive polarity PWM signal and a negative polarity PWM signal. The positive polarity signal may drive a high-side switch. A trigger multiplexer may take as input the negative polarity PWM signal and may force an output based on a predetermined condition, the predetermined condition including but not limited to the maximum on-time of a low-side switch. The output of the trigger multiplexer may drive a low-side switch. The high-side switch and the low-side switch may drive a load.

Classes IPC  ?

  • H03K 17/693 - Dispositifs de commutation comportant plusieurs bornes d'entrée et de sortie, p.ex. multiplexeurs, distributeurs
  • H03K 17/687 - Commutation ou ouverture de porte électronique, c. à d. par d'autres moyens que la fermeture et l'ouverture de contacts caractérisée par l'utilisation de composants spécifiés par l'utilisation, comme éléments actifs, de dispositifs à semi-conducteurs les dispositifs étant des transistors à effet de champ

21.

SYSTEM AND METHODS FOR NETWORK DATA PROCESSING

      
Numéro d'application 18098228
Statut En instance
Date de dépôt 2023-01-18
Date de la première publication 2024-03-14
Propriétaire Microchip Technology Incorporated (USA)
Inventeur(s) Joergensen, Thomas

Abrégé

A system for network data transactions, the system including an ingress port to receive data frames and timestamp received data frames, a frame analyzer to forward the data frames to a processor, the processor to extract timing information from the data frames and update the data frames based on updated timing calculations and output updated data frames via one or more egress ports. Data frames are timestamped at ingress and egress ports, and egress timestamps are saved in a timestamp memory. The system reduces overall network delays by using dedicated hardware and stored timestamp information.

Classes IPC  ?

  • H04J 3/06 - Dispositions de synchronisation

22.

Coding Data Into a Handwritten Sample

      
Numéro d'application 18199403
Statut En instance
Date de dépôt 2023-05-19
Date de la première publication 2024-03-14
Propriétaire Microchip Technology Incorporated (USA)
Inventeur(s) Stoia, Valentin

Abrégé

Teachings of the present disclosure include systems and/or methods for encoding digital data into a handwritten sample. An example method includes: accessing a predetermined vibration pattern stored in a memory corresponding to defined data; and vibrating a stylus based on the predetermined vibration pattern during creation of the handwritten sample to encode the defined data into the handwriting sample.

Classes IPC  ?

  • G06V 30/224 - Reconnaissance de caractères caractérisés par le type d’écriture de caractères imprimés pourvus de marques de codage additionnelles ou de marques de codage
  • B43K 29/08 - Combinaisons d'instruments pour écrire avec d'autres objets avec des dispositifs de mesure, de calcul ou des dispositifs indicateurs
  • G06F 3/0346 - Dispositifs de pointage déplacés ou positionnés par l'utilisateur; Leurs accessoires avec détection de l’orientation ou du mouvement libre du dispositif dans un espace en trois dimensions [3D], p.ex. souris 3D, dispositifs de pointage à six degrés de liberté [6-DOF] utilisant des capteurs gyroscopiques, accéléromètres ou d’inclinaiso
  • G06F 3/0354 - Dispositifs de pointage déplacés ou positionnés par l'utilisateur; Leurs accessoires avec détection des mouvements relatifs en deux dimensions [2D] entre le dispositif de pointage ou une partie agissante dudit dispositif, et un plan ou une surface, p.ex. souris 2D, boules traçantes, crayons ou palets
  • G06F 3/038 - Dispositions de commande et d'interface à cet effet, p.ex. circuits d'attaque ou circuits de contrôle incorporés dans le dispositif

23.

DETERMINING A LOCKED STATUS OF A CLOCK TRACKING CIRCUIT

      
Numéro d'application 18465887
Statut En instance
Date de dépôt 2023-09-12
Date de la première publication 2024-03-14
Propriétaire Microchip Technology Incorporated (USA)
Inventeur(s)
  • Roberts, William
  • El-Halwagy, Waleed
  • Fouzar, Youcef
  • Kshonze, Kristopher

Abrégé

An example apparatus includes a phase detector, a digital discriminator, and a logic circuit. A status signal of the phase detector is at least partially based on a phase relationship between a reference clock and a feedback clock, the feedback clock generated by a clock tracking circuit to track the reference clock. The digital discriminator may sample the status signal of the phase detector. The logic circuit may determine a locked status of the clock tracking circuit at least partially based on samples of the status signal of the phase detector.

Classes IPC  ?

  • H03L 7/091 - Commande automatique de fréquence ou de phase; Synchronisation utilisant un signal de référence qui est appliqué à une boucle verrouillée en fréquence ou en phase - Détails de la boucle verrouillée en phase concernant principalement l'agencement de détection de phase ou de fréquence y compris le filtrage ou l'amplification de son signal de sortie le détecteur de phase ou de fréquence utilisant un dispositif d'échantillonnage
  • H03L 7/093 - Commande automatique de fréquence ou de phase; Synchronisation utilisant un signal de référence qui est appliqué à une boucle verrouillée en fréquence ou en phase - Détails de la boucle verrouillée en phase concernant principalement l'agencement de détection de phase ou de fréquence y compris le filtrage ou l'amplification de son signal de sortie utilisant des caractéristiques de filtrage ou d'amplification particulières dans la boucle
  • H03L 7/095 - Commande automatique de fréquence ou de phase; Synchronisation utilisant un signal de référence qui est appliqué à une boucle verrouillée en fréquence ou en phase - Détails de la boucle verrouillée en phase concernant principalement l'agencement de détection de phase ou de fréquence y compris le filtrage ou l'amplification de son signal de sortie utilisant un détecteur de verrouillage

24.

SINGLE AND DUAL EDGE TRIGGERED PHASE ERROR DETECTION

      
Numéro d'application 18465898
Statut En instance
Date de dépôt 2023-09-12
Date de la première publication 2024-03-14
Propriétaire Microchip Technology Incorporated (USA)
Inventeur(s)
  • Roberts, William
  • Fouzar, Youcef
  • El-Halwagy, Waleed
  • Kshonze, Kristopher

Abrégé

An example apparatus includes a phase detector and a phase error detector. The phase detector may set a status signal to indicate status of phase difference between a reference clock and a feedback clock, the feedback clock generated by a clock tracking circuit to track the reference clock. The phase error detector may set an error signal to be proportional to a phase difference between the reference clock and the feedback clock. At least partially responsive to the status signal, the phase error detector to change from triggered only by edges of the reference clock and feedback clock having a first polarity to triggered by edges of the reference clock and feedback clock having the first polarity and by edges of the reference clock and feedback clock having a second polarity, the second polarity different than the first polarity.

Classes IPC  ?

  • H03L 7/087 - Commande automatique de fréquence ou de phase; Synchronisation utilisant un signal de référence qui est appliqué à une boucle verrouillée en fréquence ou en phase - Détails de la boucle verrouillée en phase concernant principalement l'agencement de détection de phase ou de fréquence y compris le filtrage ou l'amplification de son signal de sortie utilisant au moins deux détecteurs de phase ou un détecteur de fréquence et de phase dans la boucle
  • H03L 7/091 - Commande automatique de fréquence ou de phase; Synchronisation utilisant un signal de référence qui est appliqué à une boucle verrouillée en fréquence ou en phase - Détails de la boucle verrouillée en phase concernant principalement l'agencement de détection de phase ou de fréquence y compris le filtrage ou l'amplification de son signal de sortie le détecteur de phase ou de fréquence utilisant un dispositif d'échantillonnage

25.

INTEGRATED RESISTOR

      
Numéro d'application 17988285
Statut En instance
Date de dépôt 2022-11-16
Date de la première publication 2024-03-14
Propriétaire Microchip Technology Incorporated (USA)
Inventeur(s) Leng, Yaojian

Abrégé

An integrated resistor includes a resistor tub, a resistive element, and a dielectric liner. The resistor tub is formed from a conformal metal, and includes a laterally-extending tub base and vertically-extending tub sidewalls extending upwardly from the laterally-extending tub base, wherein the laterally-extending tub base and vertically-extending tub sidewalls define in a resistor tub interior opening. The dielectric liner is formed in the resistor tub interior opening. The resistive element is formed over the dielectric liner in the resistor tub interior opening, and includes a pair of resistor heads connected by a laterally-extending resistor body. The dielectric liner electrically insulates the resistive element from the resistor tub.

Classes IPC  ?

  • H01L 23/522 - Dispositions pour conduire le courant électrique à l'intérieur du dispositif pendant son fonctionnement, d'un composant à un autre comprenant des interconnexions externes formées d'une structure multicouche de couches conductrices et isolantes inséparables du corps semi-conducteur sur lequel elles ont été déposées
  • H01L 23/528 - Configuration de la structure d'interconnexion
  • H01L 27/06 - Dispositifs consistant en une pluralité de composants semi-conducteurs ou d'autres composants à l'état solide formés dans ou sur un substrat commun comprenant des éléments de circuit passif intégrés avec au moins une barrière de potentiel ou une barrière de surface le substrat étant un corps semi-conducteur comprenant une pluralité de composants individuels dans une configuration non répétitive

26.

FORMING A PARTIALLY SILICIDED ELEMENT

      
Numéro d'application 18070748
Statut En instance
Date de dépôt 2022-11-29
Date de la première publication 2024-03-14
Propriétaire Microchip Technology Incorporated (USA)
Inventeur(s) Leng, Yaojian

Abrégé

A method of forming a partially silicided element is provided. A silicided structure including a silicide layer on a base structure is formed. A dielectric region is formed over the silicided structure. The dielectric region is etched to form a contact opening exposing a first area of the silicide layer and a tub opening exposing a second area of the silicide layer. A conformal metal is deposited to (a) fill the contact opening to define a contact and (b) form a cup-shaped metal structure in the tub opening. Another etch is performed to remove the cup-shaped metal structure in the tub opening, to remove the underlying silicide layer second area and to expose an underlying area of the base structure, wherein the silicide layer first area remains intact. The base structure with the intact silicide layer first area and removed silicide layer second area defines the partially silicided element.

Classes IPC  ?

  • H01L 21/02 - Fabrication ou traitement des dispositifs à semi-conducteurs ou de leurs parties constitutives
  • H01L 21/3205 - Dépôt de couches non isolantes, p.ex. conductrices ou résistives, sur des couches isolantes; Post-traitement de ces couches
  • H01L 21/321 - Post-traitement
  • H01L 21/3213 - Gravure physique ou chimique des couches, p.ex. pour produire une couche avec une configuration donnée à partir d'une couche étendue déposée au préalable

27.

DEVICE AND METHODS FOR DIGITAL SWITCHED CAPACITOR DC-DC CONVERTERS

      
Numéro d'application 18241551
Statut En instance
Date de dépôt 2023-09-01
Date de la première publication 2024-03-07
Propriétaire Microchip Technology Incorporated (USA)
Inventeur(s)
  • Kumar, Ajay
  • Walker, Paul
  • Omole, Ibiyemi
  • Meacham, Daniel
  • Madan, Arvind
  • Patel, Santosh

Abrégé

A switched-capacitor DC-DC converter circuit may convert an input voltage into a desired output voltage level. A comparator may compare a desired voltage level to a divided version of the output voltage. A fully digital control circuit comprising a frequency divider circuit, a counter circuit, a digital control logic circuit and a gain selection circuit may generate a gain value, and a phase generator may convert the gain value into clock phase signals and control settings to control a switch array to select capacitors to produce a desired output voltage.

Classes IPC  ?

  • H02M 3/07 - Transformation d'une puissance d'entrée en courant continu en une puissance de sortie en courant continu sans transformation intermédiaire en courant alternatif par convertisseurs statiques utilisant des résistances ou des capacités, p.ex. diviseur de tension utilisant des capacités chargées et déchargées alternativement par des dispositifs à semi-conducteurs avec électrode de commande
  • H02M 3/157 - Transformation d'une puissance d'entrée en courant continu en une puissance de sortie en courant continu sans transformation intermédiaire en courant alternatif par convertisseurs statiques utilisant des tubes à décharge avec électrode de commande ou des dispositifs à semi-conducteurs avec électrode de commande utilisant des dispositifs du type triode ou transistor exigeant l'application continue d'un signal de commande utilisant uniquement des dispositifs à semi-conducteurs avec commande automatique de la tension ou du courant de sortie, p.ex. régulateurs à commutation avec commande numérique

28.

REDUCE DCO FREQUENCY OVERLAP-INDUCED LIMIT CYCLE IN HYBRID AND DIGITAL PLLS

      
Numéro d'application 18448783
Statut En instance
Date de dépôt 2023-08-11
Date de la première publication 2024-02-15
Propriétaire Microchip Technology Incorporated (USA)
Inventeur(s)
  • Fouzar, Youcef
  • El-Halwagy, Waleed
  • Roberts, William
  • Kshonze, Kristopher
  • Warsalee, Faizal

Abrégé

A method includes: observing that a digitally controlled oscillator (DCO) frequency is at a boundary of a DCO frequency overlap region; and bypassing at least a portion of the DCO frequency overlap region.

Classes IPC  ?

  • H03L 7/099 - Commande automatique de fréquence ou de phase; Synchronisation utilisant un signal de référence qui est appliqué à une boucle verrouillée en fréquence ou en phase - Détails de la boucle verrouillée en phase concernant principalement l'oscillateur commandé de la boucle
  • H03L 7/10 - Commande automatique de fréquence ou de phase; Synchronisation utilisant un signal de référence qui est appliqué à une boucle verrouillée en fréquence ou en phase - Détails de la boucle verrouillée en phase pour assurer la synchronisation initiale ou pour élargir le domaine d'accrochage

29.

SYMBOL FILTERING AT A PHY-SIDE of PHY-MAC INTERFACE

      
Numéro d'application 18146865
Statut En instance
Date de dépôt 2022-12-27
Date de la première publication 2024-02-15
Propriétaire Microchip Technology Incorporated (USA)
Inventeur(s)
  • Baggett, William T.
  • Chen, Dixon
  • Iyer, Venkatraman

Abrégé

Disclosed examples include a method. The method includes: conveying symbols from a PHY toward a MAC via a PHY-side of PHY-MAC interface; and filtering one or more symbols at an input of a PHY-side of an interface wrapper of the PHY-side of the PHY-MAC interface. Disclosed examples include an apparatus. The apparatus includes: a PHY-side of PHY-MAC interface; and a logic circuit provided at the PHY-side of PHY-MAC interface, the logic circuit comprising a symbol filter to filter one or more symbols conveyed via the PHY-side of PHY-MAC interface.

Classes IPC  ?

30.

SYSTEM FOR TRANSMITTING OBJECT RELATED DATA FROM A BASE UNIT TO A MOBILE UNIT THROUGH A PERSON'S BODY

      
Numéro d'application 18228084
Statut En instance
Date de dépôt 2023-07-31
Date de la première publication 2024-02-15
Propriétaire Microchip Technology Incorporated (USA)
Inventeur(s) Stoia, Valentin

Abrégé

A system includes a base unit associated with an object, and a mobile unit carriable by a person. The base unit includes a base unit capacitive coupling element providing a base unit-human capacitive coupling between the base unit and the person, and the mobile unit includes a mobile unit capacitive coupling element providing a mobile unit-human capacitive coupling between the mobile unit and the person. The base unit-human capacitive coupling and mobile unit-human capacitive coupling enable a data transmission connection between the base unit and mobile unit that passes through the person's body. Base unit transmitter circuitry of the base unit transmits object related data via the data transmission connection passing through the person's body, mobile unit receiver circuitry of the mobile unit receives the object related data, and an output device of the mobile unit outputs human-perceptible signals based on the received object related data.

Classes IPC  ?

  • G06F 3/0362 - Dispositifs de pointage déplacés ou positionnés par l'utilisateur; Leurs accessoires avec détection des translations ou des rotations unidimensionnelles [1D] d’une partie agissante du dispositif de pointage, p.ex. molettes de défilement, curseurs, boutons, rouleaux ou bandes
  • G06F 3/16 - Entrée acoustique; Sortie acoustique

31.

SYSTEM AND METHODS FOR MATRIX MULTIPLICATION

      
Numéro d'application 18098296
Statut En instance
Date de dépôt 2023-01-18
Date de la première publication 2024-02-01
Propriétaire Microchip Technology Incorporated (USA)
Inventeur(s) Curtis, Keith

Abrégé

A peripheral device for matrix multiplication including a weight memory, an input memory, a multiplier, an accumulator, an output memory and a sequencer to generate signals to drive the input memory and the output memory and to generate an interrupt signal. The weight memory may be loaded with weights and biases for a matrix multiplication operation, and the multiplier and accumulator may implement the multiply and accumulator operations for a matrix multiplication operation. Data may be swapped between the input memory and output memory to reduce the memory required for matrix multiplication operations.

Classes IPC  ?

  • G06F 13/28 - Gestion de demandes d'interconnexion ou de transfert pour l'accès au bus d'entrée/sortie utilisant le transfert par rafale, p.ex. acces direct à la mémoire, vol de cycle
  • G06F 7/523 - Multiplication uniquement
  • G06F 7/50 - Addition; Soustraction

32.

Using a Deadtime Interval for Back EMF Acquisition and Measurement

      
Numéro d'application 18202368
Statut En instance
Date de dépôt 2023-05-26
Date de la première publication 2024-02-01
Propriétaire Microchip Technology Incorporated (USA)
Inventeur(s)
  • Turcan, Gheorghe
  • Barbulescu, Grig

Abrégé

An apparatus and method for determining electrical characteristics has an acquisition circuit and a control circuit. The control circuit causes a first modulation circuit to issue a first set of modulated signals to a first source of alternating current energy, wherein the first set of modulated signals has a first deadtime and wherein a high side switch and a low side switch of the first modulation circuit are turned off. The control circuit further causes the acquisition circuit to acquire a first electrical characteristic of the first source of alternating current energy from the first source of alternating current energy during the first deadtime.

Classes IPC  ?

  • H02P 6/182 - Dispositions de circuits pour détecter la position sans éléments séparés pour détecter la position utilisant la force contre-électromotrice dans les enroulements
  • H02P 6/10 - Dispositions pour commander l'ondulation du couple, p.ex. en assurant une ondulation réduite du couple
  • H02P 27/08 - Dispositions ou procédés pour la commande de moteurs à courant alternatif caractérisés par le type de tension d'alimentation utilisant une tension d’alimentation à fréquence variable, p.ex. tension d’alimentation d’onduleurs ou de convertisseurs utilisant des convertisseurs de courant continu en courant alternatif ou des onduleurs avec modulation de largeur d'impulsions

33.

POE PSE MPS Support for PSE Voltage Transients

      
Numéro d'application 18227336
Statut En instance
Date de dépôt 2023-07-28
Date de la première publication 2024-02-01
Propriétaire Microchip Technology Incorporated (USA)
Inventeur(s)
  • Langer, Tamir
  • Peker, Arkadiy

Abrégé

An apparatus includes a power-over-Ethernet (POE) interface to be connected to a powered device (PD) over an Ethernet cable and a control circuit. The control circuit is to measure a voltage provided by the apparatus through the Ethernet cable, determine that the voltage has dropped by at least a given voltage change, based on a determination that the voltage has dropped by at least the given voltage change, determine whether or not a predetermined quantity of Maintain Power Signature (MPS) signals have been missed within a given time frame, and, based on a determination that the predetermined quantity of MPS signals has not been missed within the given time frame, determine that the PD is still connected to the apparatus.

Classes IPC  ?

  • G06F 1/26 - Alimentation en énergie électrique, p.ex. régulation à cet effet

34.

MANAGING POWER STATE AT A PHYSICAL LAYER

      
Numéro d'application 18479631
Statut En instance
Date de dépôt 2023-10-02
Date de la première publication 2024-01-25
Propriétaire Microchip Technology Incorporated (USA)
Inventeur(s)
  • Baggett, William T.
  • Iyer, Venkatraman

Abrégé

An apparatus may include a physical layer device, a detection circuitry and a power control circuitry. the physical layer device provides one or more functions of a physical layer to interface with a shared physical transmission medium. The detection circuitry detects an indication of power control signaling on the shared physical transmission medium, and detects an indication of Ethernet signaling on the shared physical transmission medium. The indication of power control signaling is different than the indication of Ethernet signaling. The power control circuitry manages a power state of the apparatus at least partially responsive to an output of the detection circuitry.

Classes IPC  ?

  • H04L 12/12 - Dispositions pour la connexion ou la déconnexion à distance de sous-stations ou de leur équipement
  • G06F 1/3209 - Surveillance d’une activité à distance, p.ex. au travers de lignes téléphoniques ou de connexions réseau

35.

RECEIVER PROCESSING CIRCUITRY FOR MOTION DETECTION AND RELATED SYSTEMS, METHODS, AND APPARATUSES

      
Numéro d'application 18474015
Statut En instance
Date de dépôt 2023-09-25
Date de la première publication 2024-01-25
Propriétaire Microchip Technology Incorporated (USA)
Inventeur(s) Sauer, Peter

Abrégé

Motion detection apparatuses are disclosed. The motion detection may be performed using one or more of a sub-window of a predetermined time window, a predetermined threshold value that is settable responsive to changes in one or more environmental factors, or a detection trigger. An apparatus includes a processor and an analog-to-digital converter (ADC) circuitry to sample a reflected predetermined pattern signal to generate reflected predetermined pattern samples. The processor captures collections of the reflected predetermined pattern samples corresponding to a predetermined time window and determines a sum of the collections or sub-collections. The processor determines an average of magnitudes of the determined sum and determines that a moving object is detected responsive to a predetermined threshold value.

Classes IPC  ?

  • G01S 13/58 - Systèmes de détermination de la vitesse ou de la trajectoire; Systèmes de détermination du sens d'un mouvement
  • G01S 13/62 - Détermination du sens d'un mouvement
  • G01S 7/292 - Récepteurs avec extraction de signaux d'échos recherchés

36.

SYSTEM AND METHODS FOR RAMP CONTROL

      
Numéro d'application 18095933
Statut En instance
Date de dépôt 2023-01-11
Date de la première publication 2024-01-18
Propriétaire Microchip Technology Incorporated (USA)
Inventeur(s)
  • Reiter, Andreas
  • Yuenyongsgool, Yong
  • Bowling, Stephen
  • Day, John
  • Dumais, Alex
  • Oshea, Justin

Abrégé

A device including an input to receive a clock signal, a ramp start program register, a ramp start active register, a ramp stop program register, a ramp stop active register, a ramp slope program register, a ramp slope active register, an update controller, the update controller to update, based on a programmable condition, respectively, the ramp start active register contents, the ramp stop active register contents and the ramp slope active register contents, and a ramp controller to generate a ramp signal, the ramp signal to begin at the value reflective of the ramp start active register contents, the ramp signal to change value at each cycle of the clock signal based on the value reflective of the ramp slope active register contents, and the ramp signal to stop at the value reflective of the ramp stop active register contents.

Classes IPC  ?

  • H03M 1/56 - Comparaison du signal d'entrée avec une rampe linéaire

37.

PWM to Control LLC Power Converter

      
Numéro d'application 18217053
Statut En instance
Date de dépôt 2023-06-30
Date de la première publication 2024-01-04
Propriétaire Microchip Technology Incorporated (USA)
Inventeur(s)
  • Dumais, Alex
  • Reiter, Andreas
  • Yuenyongsgool, Yong
  • Bowling, Stephen
  • Phoenix, Timothy
  • Oshea, Justin

Abrégé

An inductor-inductor-capacitor (LLC) power converter includes a current input interface to receive a current input indication. The current input indication includes a voltage to represent a current passing through of a primary side of the LLC power converter. The LLC power converter includes voltage input interface to receive a voltage input. The voltage input is to include a representative voltage to be provided from a secondary side of the LLC power converter. The LLC power converter includes a control circuit to generate pulsed-width modulation (PWM) control signals for the LLC power converter. The control circuit is to match an on-time period of a first leg and a second leg of the LLC power converter and based upon the current input indication and the voltage input.

Classes IPC  ?

  • H02M 1/088 - Circuits spécialement adaptés à la production d'une tension de commande pour les dispositifs à semi-conducteurs incorporés dans des convertisseurs statiques pour la commande simultanée de dispositifs à semi-conducteurs connectés en série ou en parallèle
  • H02M 3/00 - Transformation d'une puissance d'entrée en courant continu en une puissance de sortie en courant continu
  • H02M 3/335 - Transformation d'une puissance d'entrée en courant continu en une puissance de sortie en courant continu avec transformation intermédiaire en courant alternatif par convertisseurs statiques utilisant des tubes à décharge avec électrode de commande ou des dispositifs à semi-conducteurs avec électrodes de commande pour produire le courant alternatif intermédiaire utilisant des dispositifs du type triode ou transistor exigeant l'application continue d'un signal de commande utilisant uniquement des dispositifs à semi-conducteurs

38.

TRIGGERING AN ERROR DETECTOR ON RISING AND FALLING EDGES OF CLOCK SIGNALS, AND GENERATING AN ERROR SIGNAL THEREFROM

      
Numéro d'application 18333827
Statut En instance
Date de dépôt 2023-06-13
Date de la première publication 2024-01-04
Propriétaire Microchip Technology Incorporated (USA)
Inventeur(s)
  • Fouzar, Youcef
  • El-Halwagy, Waleed
  • Roberts, William
  • Kshonze, Kristopher
  • Warsalee, Faizal

Abrégé

One or more examples relate to triggering a single error detector on rising and falling edges of clock signals, and generating an error signal therefrom. A method may include receiving a first clock signal and a second clock signal. The method may include generating, via a single error detector being triggered at least partially responsive to like respective edges of the first clock signal and the second clock signal, an error signal that represents a phase difference between the first clock signal and the second clock signal.

Classes IPC  ?

  • G06F 1/12 - Synchronisation des différents signaux d'horloge
  • G06F 1/10 - Répartition des signaux d'horloge

39.

REDUCING DUTY CYCLE MISMATCH OF CLOCKS FOR CLOCK TRACKING CIRCUITS

      
Numéro d'application 18167722
Statut En instance
Date de dépôt 2023-02-10
Date de la première publication 2024-01-04
Propriétaire Microchip Technology Incorporated (USA)
Inventeur(s)
  • El-Halwagy, Waleed
  • Fouzar, Youcef
  • Kshonze, Kristopher
  • Roberts, William
  • Warsalee, Faizal

Abrégé

One or more examples relate to a method. The method may include: comparing a first value and a second value, the first value representing a duty cycle of a reference clock and the second value representing a duty cycle of an output clock generated by a clock tracking circuit to track the reference clock; setting a duty cycle of a changed clock to reduce duty cycle mismatch between the reference clock and the output clock indicated by the comparing; and providing the changed clock having set duty cycle in lieu of the one of the reference clock or the output clock.

Classes IPC  ?

  • H03L 7/081 - Commande automatique de fréquence ou de phase; Synchronisation utilisant un signal de référence qui est appliqué à une boucle verrouillée en fréquence ou en phase - Détails de la boucle verrouillée en phase avec un déphaseur commandé additionnel
  • H03K 5/156 - Dispositions dans lesquelles un train d'impulsions est transformé en un train ayant une caractéristique désirée

40.

TIMESTAMP AT A PARALLEL INTERFACE OF A SERDES COUPLING A PHY WITH A PHYSICAL TRANSMISSION MEDIUM

      
Numéro d'application 18344752
Statut En instance
Date de dépôt 2023-06-29
Date de la première publication 2024-01-04
Propriétaire Microchip Technology Incorporated (USA)
Inventeur(s)
  • De Koos, Andras
  • Lebel, Dany

Abrégé

One or more examples relate, generally, to timestamp at a parallel interface of a SerDes for coupling a PHY with a physical transmission medium. In an example, an apparatus includes a SerDes to couple a PHY to a physical transmission medium; a hardware timestamp logic; a bit detector coupled to initiate the hardware timestamp logic at least partially responsive to observing an indicated bit at a parallel interface of the SerDes; and a logic circuit provided at a portion of the PHY, the logic circuit coupled to receive timestamps generated by hardware timestamp logic.

Classes IPC  ?

  • H04J 3/06 - Dispositions de synchronisation

41.

MULTI-CAPACITOR MODULE INCLUDING A STACKED METAL-INSULATOR-METAL (MIM) STRUCTURE

      
Numéro d'application 17881064
Statut En instance
Date de dépôt 2022-08-04
Date de la première publication 2024-01-04
Propriétaire Microchip Technology Incorporated (USA)
Inventeur(s) Leng, Yaojian

Abrégé

A multi-capacitor module includes a stacked metal-insulator-metal (MIM) structure including a cup-shaped first electrode, a cup-shaped first insulator formed over the cup-shaped first electrode, a cup-shaped second electrode formed over the cup-shaped first insulator, a cup-shaped second insulator formed over the cup-shaped second electrode, a third electrode formed over the cup-shaped second insulator. The stacked MIM structure also includes a first sidewall spacer located between the cup-shaped first electrode and the cup-shaped second electrode, and a second sidewall spacer located between the cup-shaped second electrode and the third electrode. The cup-shaped first electrode, the cup-shaped second electrode, and the cup-shaped first insulator define a first capacitor, and the cup-shaped second electrode, the third electrode, and the cup-shaped second insulator define a second capacitor.

Classes IPC  ?

  • H01L 49/02 - Dispositifs à film mince ou à film épais

42.

REDUCING DUTY CYCLE MISMATCH OF CLOCK SIGNALS FOR CLOCK TRACKING CIRCUITS

      
Numéro d'application 18167716
Statut En instance
Date de dépôt 2023-02-10
Date de la première publication 2024-01-04
Propriétaire Microchip Technology Incorporated (USA)
Inventeur(s)
  • El-Halwagy, Waleed
  • Fouzar, Youcef
  • Kshonze, Kristopher
  • Roberts, William
  • Warsalee, Faizal

Abrégé

One or more examples relate to a method. The method includes: receiving up/down error signals indicative of duty cycle mismatch between a reference clock signal and a changed feedback clock signal that represents an output clock signal generated by a clock tracking circuit to track the reference clock signal; setting a duty cycle of a changed feedback clock signal to reduce duty cycle mismatch indicated by the up/down error signals; and providing the changed feedback clock having set duty cycle.

Classes IPC  ?

  • H03K 5/156 - Dispositions dans lesquelles un train d'impulsions est transformé en un train ayant une caractéristique désirée
  • H03K 7/08 - Modulation de durée ou de largeur
  • H03K 5/135 - Dispositions ayant une sortie unique et transformant les signaux d'entrée en impulsions délivrées à des intervalles de temps désirés par l'utilisation de signaux de référence de temps, p.ex. des signaux d'horloge

43.

GENERATING SYNC SIGNALS

      
Numéro d'application 18318552
Statut En instance
Date de dépôt 2023-05-16
Date de la première publication 2023-12-28
Propriétaire Microchip Technology Incorporated (USA)
Inventeur(s) Reddy, Battu Prakash

Abrégé

Examples relate to generating sync signals. An example apparatus includes an output, an input and a circuit. The output provides a data-valid signal to a video source operative to provide video data to a video-data-processing pipeline. The input receives a delayed data-valid signal from the video-data-processing pipeline. The circuit to generate a delayed horizontal-sync signal and a delayed vertical-sync signal at least partially responsive to the received delayed data-valid signal.

Classes IPC  ?

  • H04N 21/43 - Traitement de contenu ou données additionnelles, p.ex. démultiplexage de données additionnelles d'un flux vidéo numérique; Opérations élémentaires de client, p.ex. surveillance du réseau domestique ou synchronisation de l'horloge du décodeur; Intergiciel de client

44.

VAPOR CELLS AND RELATED SYSTEMS AND METHODS

      
Numéro d'application 18465281
Statut En instance
Date de dépôt 2023-09-12
Date de la première publication 2023-12-28
Propriétaire Microchip Technology Incorporated (USA)
Inventeur(s)
  • Lutwak, Robert
  • Chen, Bomy

Abrégé

Vapor cells may include a body including a cavity within the body. A first substrate bonded to a second substrate at an interface within the body, at least one of the first substrate, the second substrate, or an interfacial material between the first and second substrates may define at least one recess or pore in a surface. A smallest dimension of the at least one recess or pore may be about 500 microns or less, as measured in a direction parallel to at least one surface of the first substrate partially defining the cavity.

Classes IPC  ?

  • H03L 7/26 - Commande automatique de fréquence ou de phase; Synchronisation utilisant comme référence de fréquence les niveaux d'énergie de molécules, d'atomes ou de particules subatomiques

45.

MULTI-CAPACITOR MODULE INCLUDING A NESTED METAL-INSULATOR-METAL (MIM) STRUCTURE

      
Numéro d'application 17874482
Statut En instance
Date de dépôt 2022-07-27
Date de la première publication 2023-12-28
Propriétaire Microchip Technology Incorporated (USA)
Inventeur(s) Leng, Yaojian

Abrégé

A multi-capacitor module includes a nested metal-insulator-metal (MIM) structure including a cup-shaped first electrode, a cup-shaped first insulator formed over the cup-shaped first electrode, a cup-shaped second electrode formed over the cup-shaped first insulator, a cup-shaped second insulator formed over the cup-shaped second electrode, and a third electrode formed over the cup-shaped second insulator. The cup-shaped first electrode, the cup-shaped second electrode, and the cup-shaped first insulator define a first capacitor, and the cup-shaped second electrode, the third electrode, and the cup-shaped second insulator define a second capacitor physically nested in the first capacitor.

Classes IPC  ?

  • H01L 49/02 - Dispositifs à film mince ou à film épais
  • H01L 23/522 - Dispositions pour conduire le courant électrique à l'intérieur du dispositif pendant son fonctionnement, d'un composant à un autre comprenant des interconnexions externes formées d'une structure multicouche de couches conductrices et isolantes inséparables du corps semi-conducteur sur lequel elles ont été déposées

46.

METAL-INSULATOR-METAL (MIM) CAPACITOR MODULE

      
Numéro d'application 17856183
Statut En instance
Date de dépôt 2022-07-01
Date de la première publication 2023-12-07
Propriétaire Microchip Technology Incorporated (USA)
Inventeur(s) Leng, Yaojian

Abrégé

A metal-insulator-metal (MIM) capacitor includes a bottom electrode, an insulator cup formed on the bottom electrode, a top electrode formed in an opening defined by the insulator cup, a top electrode connection element electrically connected to the top electrode, a vertically-extending bottom electrode contact electrically connected to the bottom electrode, and a bottom electrode connection element electrically connected to the vertically-extending bottom electrode contact. The bottom electrode is formed in a lower metal layer. The insulator cup is formed in a tub opening in a dielectric region and includes a laterally extending insulator cup base formed on the bottom electrode and a vertically-extending insulator cup sidewall extending upwardly from the laterally extending insulator cup base. The top electrode connection element and bottom electrode connection element are formed in an upper metal layer.

Classes IPC  ?

  • H01L 49/02 - Dispositifs à film mince ou à film épais
  • H01L 23/522 - Dispositions pour conduire le courant électrique à l'intérieur du dispositif pendant son fonctionnement, d'un composant à un autre comprenant des interconnexions externes formées d'une structure multicouche de couches conductrices et isolantes inséparables du corps semi-conducteur sur lequel elles ont été déposées
  • H01L 21/768 - Fixation d'interconnexions servant à conduire le courant entre des composants distincts à l'intérieur du dispositif

47.

DEVICE AND METHODS FOR PHASE NOISE MEASUREMENT

      
Numéro d'application 17952535
Statut En instance
Date de dépôt 2022-09-26
Date de la première publication 2023-12-07
Propriétaire Microchip Technology Incorporated (USA)
Inventeur(s)
  • Jin, Gary Qu
  • Du Quesnay, Chris
  • Rahimi, Ehsan

Abrégé

A device for measuring phase noise, including a sampler to sample an input signal, an input filter to receive an input from the sampler, a noise generator to generate a noise signal, a combiner to receive input from, respectively, the input filter and the noise generator, the combiner to output an integrated noise output measurement. The input filter may operate in either the time domain or the frequency domain. The noise generate may generate a noise signal based on the sampler output, or may generate a noise estimate value based on the sampler output.

Classes IPC  ?

  • G01R 29/26 - Mesure du coefficient de bruit; Mesure de rapport signal-bruit

48.

PROGRAMMABLE FAULT VIOLATION FILTER

      
Numéro d'application 18096163
Statut En instance
Date de dépôt 2023-01-12
Date de la première publication 2023-12-07
Propriétaire Microchip Technology Incorporated (USA)
Inventeur(s)
  • Reiter, Andreas
  • Yuenyongsgool, Yong
  • Bowling, Stephen
  • Dumais, Alex
  • Oshea, Justin
  • Rangarajan, Sankar

Abrégé

A fault event monitor and filter having a digital comparator receiving a digital input value, wherein the digital comparator generates a plurality of outputs based on programmable threshold input values, a first counter coupled to a first output of the plurality of outputs of the digital comparator, a second counter coupled to a second output of the plurality of outputs of the digital comparator, and an output controller with a first input coupled to an output of the first counter and with a second input coupled to an output of the second counter, wherein the output controller to generate a fault event signal based at least partially on signals received from the first and second counters.

Classes IPC  ?

  • G06F 11/07 - Réaction à l'apparition d'un défaut, p.ex. tolérance de certains défauts

49.

INTEGRATED THERMOCOUPLE

      
Numéro d'application 18120093
Statut En instance
Date de dépôt 2023-03-10
Date de la première publication 2023-12-07
Propriétaire Microchip Technology Incorporated (USA)
Inventeur(s) Leng, Yaojian

Abrégé

A system includes a metal tub structure formed in an integrated circuit (IC) structure, a first metal component, and a second metal component. The first metal component is formed from a first metal. The first metal component is formed in an opening defined by the metal tub structure, and includes a first metal first junction element, a first metal second junction element, and a first metal bridge electrically connected to the first metal first junction element and the first metal second junction element. The second metal component is formed from a second metal different than the first metal, and includes a second metal first junction element electrically connected to the first metal first junction element to define a first thermocouple junction, and a second metal second junction element electrically connected to the first metal second junction element to define a second thermocouple junction.

Classes IPC  ?

  • G01K 7/06 - Mesure de la température basée sur l'utilisation d'éléments électriques ou magnétiques directement sensibles à la chaleur utilisant des éléments thermo-électriques, p.ex. des thermocouples l'objet à mesurer ne formant pas l'un des matériaux thermo-électriques les matériaux thermo-électriques étant disposés l'un à l'intérieur de l'autre avec la jonction à une extrémité exposée à l'objet, p.ex. du genre à gaine
  • G01K 7/02 - Mesure de la température basée sur l'utilisation d'éléments électriques ou magnétiques directement sensibles à la chaleur utilisant des éléments thermo-électriques, p.ex. des thermocouples

50.

VIDEO-DATA ENCODER

      
Numéro d'application 18056139
Statut En instance
Date de dépôt 2022-11-16
Date de la première publication 2023-11-30
Propriétaire Microchip Technology Incorporated (USA)
Inventeur(s)
  • Reddy, Battu Prakash
  • Donthu, Sathishkumar
  • Ghanapuram, Kranthi Kumar

Abrégé

Examples disclosed herein include a video-data encoder. The video data encoder may encode a 4×4 data block into a bit stream according to a context adaptive variable length coding. The 4×4 data block may be representative of video data. The video-data encoder may, while encoding the 4×4 data block, ignore at least some coefficients of the 4×4 data block. In some examples, the video-data encoder may ignore the at least some coefficients of the 4×4 data block by setting the at least some coefficients of the 4×4 data block to zero prior to encoding the 4×4 data block. Related devices, systems and methods are also disclosed.

Classes IPC  ?

  • H04N 19/13 - Codage entropique adaptatif, p.ex. codage adaptatif à longueur variable [CALV] ou codage arithmétique binaire adaptatif en fonction du contexte [CABAC]
  • H04N 19/176 - Procédés ou dispositions pour le codage, le décodage, la compression ou la décompression de signaux vidéo numériques utilisant le codage adaptatif caractérisés par l’unité de codage, c. à d. la partie structurelle ou sémantique du signal vidéo étant l’objet ou le sujet du codage adaptatif l’unité étant une zone de l'image, p.ex. un objet la zone étant un bloc, p.ex. un macrobloc
  • H04N 19/129 - Balayage d’unités de codage, p.ex. balayage en zigzag de coefficients de transformée ou ordonnancement flexible de macroblocs [OFM]
  • H04N 19/60 - Procédés ou dispositions pour le codage, le décodage, la compression ou la décompression de signaux vidéo numériques utilisant un codage par transformée
  • H04N 19/124 - Quantification

51.

TECHNIQUES FOR CONTROLLING VAPOR PRESSURE OF SUBJECT MATERIALS IN VAPOR CELLS AND RELATED METHODS

      
Numéro d'application 18365711
Statut En instance
Date de dépôt 2023-08-04
Date de la première publication 2023-11-30
Propriétaire Microchip Technology Incorporated (USA)
Inventeur(s) Lutwak, Robert

Abrégé

Methods of using vapor cells may involve providing a vapor cell including a body defining a cavity within the body. At least a portion of at least one surface of the vapor cell within the cavity may include at least one pore having an average dimension of about 500 microns or less, as measured in a direction parallel to the at least one surface. A vapor pressure of a subject material within the cavity may be controlled utilizing the at least one pore by inducing an exposed surface of a subject material in a liquid state within the at least one pore to have a shape different than a shape the exposed surface of the subject material in a liquid state would have on a flat, nonporous surface.

Classes IPC  ?

  • H03L 7/26 - Commande automatique de fréquence ou de phase; Synchronisation utilisant comme référence de fréquence les niveaux d'énergie de molécules, d'atomes ou de particules subatomiques
  • G04F 5/14 - Appareils pour la production d'intervalles de temps prédéterminés, utilisés comme étalons utilisant des horloges atomiques
  • G05D 16/04 - Commande de la pression d'un fluide sans source d'énergie auxiliaire

52.

DELTA-SIGMA MODULATION UTILIZING CONTINUOUS-TIME INPUT AND DISCRETE-TIME LOOP FILTER

      
Numéro d'application 18320774
Statut En instance
Date de dépôt 2023-05-19
Date de la première publication 2023-11-23
Propriétaire Microchip Technology Incorporated (USA)
Inventeur(s)
  • Rajaee, Omid
  • Bagheri, Rahim

Abrégé

Delta-sigma modulation utilizing continuous-time input and discrete-time loop filter. An apparatus includes an input circuit, a switched-capacitor, an integrator, a quantizer and a feedback loop. The input circuit receives an analog signal and produce an analog input signal, the input circuit comprising a resistor-capacitor (RC) integrator. The switched-capacitor samples the analog input signal and produce a discrete-time, sampled input signal. The integrator processes the discrete-time, sampled input signal. The quantizer converts an output of the integrator to a digital signal. The feedback loop provides the digital signal to respective inputs of the RC integrator and the integrator.

Classes IPC  ?

  • H03M 3/00 - Conversion de valeurs analogiques en, ou à partir d'une modulation différentielle

53.

Modifiable oscillator circuit for operating modes

      
Numéro d'application 17987153
Numéro de brevet 11949377
Statut Délivré - en vigueur
Date de dépôt 2022-11-15
Date de la première publication 2023-11-23
Date d'octroi 2024-04-02
Propriétaire Microchip Technology Incorporated (USA)
Inventeur(s)
  • Bottomley, Andrew
  • Simmonds, David

Abrégé

An device having an oscillator circuit modifiable between a first operating mode and a second operating mode, wherein the first operating mode has a first frequency accuracy and a first power consumption, wherein the second operating mode has a second frequency accuracy and a second power consumption, wherein the second frequency accuracy is more accurate than the first frequency accuracy and the second power consumption is higher than the first power consumption, and a control circuit in communication with the oscillator circuit to modify the operating mode of the oscillator circuit.

Classes IPC  ?

  • H03B 5/24 - Elément déterminant la fréquence comportant résistance, et soit capacité, soit inductance, p.ex. oscillateur à glissement de phase l'élément actif de l'amplificateur étant un dispositif à semi-conducteurs
  • G06F 1/32 - Moyens destinés à économiser de l'énergie
  • G06F 1/3296 - Gestion de l’alimentation, c. à d. passage en mode d’économie d’énergie amorcé par événements Économie d’énergie caractérisée par l'action entreprise par diminution de la tension d’alimentation ou de la tension de fonctionnement

54.

FOREIGN OBJECT DETECTION AND RELATED APPARATUSES, METHODS, AND SYSTEMS

      
Numéro d'application 18316923
Statut En instance
Date de dépôt 2023-05-12
Date de la première publication 2023-11-16
Propriétaire Microchip Technology Incorporated (USA)
Inventeur(s)
  • Dumais, Alex
  • Bhandarkar, Santosh

Abrégé

Foreign object detection and related apparatuses, methods, and systems are disclosed. An apparatus includes one or more inductive coils to wirelessly couple with another inductive coil, a series capacitor electrically connected in series with the one or more inductive coils, and a controller to determine a coil current through the one or more inductive coils responsive to a capacitor voltage potential difference across the series capacitor and determine a coil power responsive to the determined coil current and a coil voltage potential difference across the one or more inductive coils.

Classes IPC  ?

  • H02J 50/60 - Circuits ou systèmes pour l'alimentation ou la distribution sans fil d'énergie électrique sensibles à la présence d’objets étrangers, p.ex. détection d'êtres vivants
  • G01R 19/25 - Dispositions pour procéder aux mesures de courant ou de tension ou pour en indiquer l'existence ou le signe utilisant une méthode de mesure numérique
  • H02J 50/10 - Circuits ou systèmes pour l'alimentation ou la distribution sans fil d'énergie électrique utilisant un couplage inductif

55.

LOW-PROFILE SEALED SURFACE-MOUNT PACKAGE

      
Numéro d'application 17882987
Statut En instance
Date de dépôt 2022-08-08
Date de la première publication 2023-11-09
Propriétaire Microchip Technology Incorporated (USA)
Inventeur(s)
  • Shafiyan-Rad, Saeed
  • Kirk, Evan
  • Doiron, David
  • Barnes, Christopher Alan

Abrégé

A hermetically sealed semiconductor die package having a sidewall structure having a first opening and a second opening; a lid attached to the sidewall structure to hermetically seal the first opening; a substrate attached to the sidewall structure to hermetically seal the second opening, wherein the substrate comprises first, second, and third apertures; a first button attached to the substrate to hermetically seal the first aperture; a second button attached to the substrate to hermetically seal the second aperture; and a third button attached to the substrate to hermetically seal the third aperture.

Classes IPC  ?

  • H01L 23/31 - Capsulations, p.ex. couches de capsulation, revêtements caractérisées par leur disposition
  • H01L 23/29 - Capsulations, p.ex. couches de capsulation, revêtements caractérisées par le matériau

56.

THIN-FILM RESISTOR (TFR) MODULE INCLUDING A TFR ELEMENT FORMED IN A METAL CUP STRUCTURE

      
Numéro d'application 17834065
Statut En instance
Date de dépôt 2022-06-07
Date de la première publication 2023-11-09
Propriétaire Microchip Technology Incorporated (USA)
Inventeur(s) Leng, Yaojian

Abrégé

A thin film resistor (TFR) module includes a metal cup structure, a dielectric liner region, a TFR element, and a pair of TFR heads electrically connected to the TFR element. The metal cup structure includes a laterally-extending metal cup base and multiple metal cup sidewalls extending upwardly from the laterally-extending metal cup base. The dielectric liner region is formed in an opening defined by the metal cup structure. The TFR element is formed in an opening defined by the dielectric liner region, wherein the TFR element is insulated from the metal cup structure by the dielectric liner region.

Classes IPC  ?

  • H01L 49/02 - Dispositifs à film mince ou à film épais
  • H01C 7/00 - Résistances fixes constituées par une ou plusieurs couches ou revêtements; Résistances fixes constituées de matériau conducteur en poudre ou de matériau semi-conducteur en poudre avec ou sans matériau isolant
  • H01L 27/01 - Dispositifs consistant en une pluralité de composants semi-conducteurs ou d'autres composants à l'état solide formés dans ou sur un substrat commun comprenant uniquement des éléments à film mince ou à film épais formés sur un substrat isolant commun
  • H01L 23/522 - Dispositions pour conduire le courant électrique à l'intérieur du dispositif pendant son fonctionnement, d'un composant à un autre comprenant des interconnexions externes formées d'une structure multicouche de couches conductrices et isolantes inséparables du corps semi-conducteur sur lequel elles ont été déposées
  • H01L 21/768 - Fixation d'interconnexions servant à conduire le courant entre des composants distincts à l'intérieur du dispositif
  • H01C 17/075 - Appareils ou procédés spécialement adaptés à la fabrication de résistances adaptés pour déposer en couche le matériau résistif sur un élément de base par des techniques de film mince

57.

INVERTING CURRENT AMPLIFICATION AND RELATED TOUCH SYSTEMS

      
Numéro d'application 18306117
Statut En instance
Date de dépôt 2023-04-24
Date de la première publication 2023-11-02
Propriétaire Microchip Technology Incorporated (USA)
Inventeur(s) Zou, Lei

Abrégé

One or more examples relate to inverting current amplification and related touch systems. An apparatus includes a first transistor, a second transistor, and a feedback loop. The first transistor and the second transistor provide controlled current at the second transistor that is a copy of current at the first transistor when respective drain-source voltages of the first transistor and the second transistor are substantially equal. The feedback loop sets respective drain-source voltages of the first transistor and the second transistor to be substantially equal, wherein a responsiveness of the feedback loop is proportional to a set transconductance of the feedback loop.

Classes IPC  ?

  • H03F 3/45 - Amplificateurs différentiels
  • H03F 1/48 - Modifications des amplificateurs pour augmenter la bande passante des amplificateurs apériodiques

58.

SRAM PHYSICALLY UNCLONABLE FUNCTION (PUF) MEMORY FOR GENERATING KEYS BASED ON DEVICE OWNER

      
Numéro d'application 18139422
Statut En instance
Date de dépôt 2023-04-26
Date de la première publication 2023-11-02
Propriétaire Microchip Technology Incorporated (USA)
Inventeur(s)
  • Marando, Eileen
  • Wahler, Richard
  • Krishnan, Arun

Abrégé

A device with boot code, first mutable code stored in non-volatile memory, a first owner information stored in the non-volatile memory, and an SRAM with an SRAM physically unclonable function (SRAM PUF) region. Boot code may generate a first unique private key based on both the first owner information and a portion of the SRAM PUF region, wherein the first unique private key may not be directly accessible by the first mutable code; generate a first unique private keycode corresponding to the first unique private key; and provide the first mutable code with the first unique private keycode corresponding to the first unique private key. First mutable code may use the first unique private keycode to cause data to be signed with the first unique private key and generate a first unique mutable code private key based on at least a portion of the SRAM PUF region.

Classes IPC  ?

  • G06F 21/72 - Protection de composants spécifiques internes ou périphériques, où la protection d'un composant mène à la protection de tout le calculateur pour assurer la sécurité du calcul ou du traitement de l’information dans les circuits de cryptographie
  • G06F 21/60 - Protection de données
  • G06F 21/64 - Protection de l’intégrité des données, p.ex. par sommes de contrôle, certificats ou signatures

59.

MULTI-PHASE POWER CONVERTER WITH CURRENT MATCHING

      
Numéro d'application 18140896
Statut En instance
Date de dépôt 2023-04-28
Date de la première publication 2023-11-02
Propriétaire Microchip Technology Incorporated (USA)
Inventeur(s)
  • Simionescu, Bogdan
  • Popescu, George
  • Platon, Andrei
  • Toma, Teodor

Abrégé

A multi-phase power converter with current matching is provided. The apparatus may include a control circuit to control a first phase of a power converter having a plurality of phases, and a phase matching circuit. The phase matching circuit may remove a DC component from an output ripple voltage of the converter, detect when respective ones of the plurality of phases begins generating its respective phase current and output a phase detector signal, extract a signal proportional to the first phase current and a signal proportional to either the remaining or total phase currents, output first and second voltages respectively proportional to the average of the first phase current and the remaining or total phase current, and output a corrective signal based on the difference between the first and second voltage. The control circuit may control the first phase based on the corrective signal.

Classes IPC  ?

  • H02M 1/14 - Dispositions de réduction des ondulations d'une entrée ou d'une sortie en courant continu
  • H02M 7/5387 - Transformation d'une puissance d'entrée en courant continu en une puissance de sortie en courant alternatif sans possibilité de réversibilité par convertisseurs statiques utilisant des tubes à décharge avec électrode de commande ou des dispositifs à semi-conducteurs avec électrode de commande utilisant des dispositifs du type triode ou transistor exigeant l'application continue d'un signal de commande utilisant uniquement des dispositifs à semi-conducteurs, p.ex. onduleurs à impulsions à un seul commutateur dans une configuration en pont
  • H02M 7/48 - Transformation d'une puissance d'entrée en courant continu en une puissance de sortie en courant alternatif sans possibilité de réversibilité par convertisseurs statiques utilisant des tubes à décharge avec électrode de commande ou des dispositifs à semi-conducteurs avec électrode de commande

60.

Metal-Oxide-Metal (MOM) Capacitors for Integrated Circuit Monitoring

      
Numéro d'application 18218197
Statut En instance
Date de dépôt 2023-07-05
Date de la première publication 2023-11-02
Propriétaire Microchip Technology Incorporated (USA)
Inventeur(s)
  • Leng, Yaojian
  • Sato, Justin

Abrégé

An array of metal-oxide-metal (MOM) capacitors formed in an integrated circuit (IC) structure may be used for evaluating misalignments between patterned layers of the IC structure. The array of MOM capacitors may be formed in a selected set of patterned layers, e.g., a via layer formed between a pair of metal interconnect layers. The MOM capacitors may be programmed with different patterned layer alignments (e.g., built in to photomasks or reticles used to form the patterned layers) to define an array of different alignments. When the MOM capacitors are formed on the wafer, the actual patterned layer alignments capacitors may differ from the programmed layer alignments due a process-related misalignment. The MOM capacitors may be subjected to electrical testing to identify this process-related misalignment, which may be used for initiating a correcting action, e.g., adjusting a manufacturing process or discarding misaligned IC structures or devices.

Classes IPC  ?

  • H01L 23/528 - Configuration de la structure d'interconnexion
  • H01L 21/67 - Appareils spécialement adaptés pour la manipulation des dispositifs à semi-conducteurs ou des dispositifs électriques à l'état solide pendant leur fabrication ou leur traitement; Appareils spécialement adaptés pour la manipulation des plaquettes pendant la fabrication ou le traitement des dispositifs à semi-conducteurs ou des dispositifs électriques à l'état solide ou de leurs composants
  • H01L 21/66 - Test ou mesure durant la fabrication ou le traitement
  • H01L 23/522 - Dispositions pour conduire le courant électrique à l'intérieur du dispositif pendant son fonctionnement, d'un composant à un autre comprenant des interconnexions externes formées d'une structure multicouche de couches conductrices et isolantes inséparables du corps semi-conducteur sur lequel elles ont été déposées

61.

BIT ERROR RATE ESTIMATION AND ERROR CORRECTION AND RELATED SYSTEMS, METHODS, DEVICES

      
Numéro d'application 18346718
Statut En instance
Date de dépôt 2023-07-03
Date de la première publication 2023-11-02
Propriétaire Microchip Technology Incorporated (USA)
Inventeur(s)
  • Chen, Dixon
  • Yu, Jiachi
  • Yang, Kevin

Abrégé

Physical layer devices and related methods for determining Bit Error Rates (BERs) and correcting errors in signals received through shared transmission media of wireless local area networks are disclosed. A physical layer device is configured to identify coding violations in received signal, determine a rate of the coding violations in the signal, and estimate a BER of the signal to be equal to the determined rate of the coding violations. A physical layer device is configured to invert a half symbol immediately preceding or immediately following a coding violation based, at least in part, on signal integrities of the half symbol immediately preceding and the half symbol immediately following the coding violation to correct a bit error.

Classes IPC  ?

  • G06F 11/07 - Réaction à l'apparition d'un défaut, p.ex. tolérance de certains défauts
  • G06F 11/32 - Surveillance du fonctionnement avec indication visuelle du fonctionnement de la machine
  • G06F 11/16 - Détection ou correction d'erreur dans une donnée par redondance dans le matériel

62.

Atomic Instruction Set and Architecture with Bus Arbitration Locking

      
Numéro d'application 18302874
Statut En instance
Date de dépôt 2023-04-19
Date de la première publication 2023-10-26
Propriétaire Microchip Technology Incorporated (USA)
Inventeur(s)
  • Ellis, Robert
  • Bowling, Stephen
  • Catherwood, Michael

Abrégé

An article of manufacture includes a non-transitory machine-readable medium. The medium includes instructions. The instructions, when read and executed by a processor, cause the processor to identify a first input instruction in a code stream to be executed, determine that the first input instruction includes an atomic operation designation, and selectively block interrupts for a duration of execution of the first input instruction and a second input instruction. The second input instruction is to immediately follow the first input instruction in the code stream.

Classes IPC  ?

  • G06F 9/38 - Exécution simultanée d'instructions
  • G06F 13/366 - Gestion de demandes d'interconnexion ou de transfert pour l'accès au bus ou au système à bus communs avec commande d'accès centralisée utilisant un arbitre d'interrogation centralisé

63.

Ferroelectric random access memory (FRAM) capacitors and methods of construction

      
Numéro d'application 18214584
Numéro de brevet 11937434
Statut Délivré - en vigueur
Date de dépôt 2023-06-27
Date de la première publication 2023-10-26
Date d'octroi 2024-03-19
Propriétaire Microchip Technology Incorporated (USA)
Inventeur(s) Leng, Yaojian

Abrégé

Ferroelectric random access memory (FRAM) capacitors and methods of forming FRAM capacitors are provided. An FRAM capacitor may be formed between adjacent metal interconnect layers or between a silicided active layer (e.g., including MOSFET devices) and a first metal interconnect layer. The FRAM capacitor may be formed by a damascene process including forming a tub opening in a dielectric region, forming a cup-shaped bottom electrode, forming a cup-shaped ferroelectric element in an interior opening defined by the cup-shaped bottom electrode, and forming a top electrode in an interior opening defined by the cup-shaped ferroelectric element. The FRAM capacitor may form a component of an FRAM memory cell. For example, an FRAM memory cell may include one FRAM capacitor and one transistor (1T1C configuration) or two FRAM capacitors and two transistor (2T2C configuration).

Classes IPC  ?

  • H01L 21/00 - Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de dispositifs à semi-conducteurs ou de dispositifs à l'état solide, ou bien de leurs parties constitutives
  • H01L 49/02 - Dispositifs à film mince ou à film épais
  • H10B 53/30 - Dispositifs RAM ferro-électrique [FeRAM] comprenant des condensateurs ferro-électriques de mémoire caractérisés par la région noyau de mémoire

64.

SYSTEM-LEVEL DESIGN TOOL FOR SELECTING AND CONFIRMING COMPATABILITY OF ELECTRICAL COMPONENTS

      
Numéro d'application 18068560
Statut En instance
Date de dépôt 2022-12-20
Date de la première publication 2023-10-12
Propriétaire Microchip Technology Incorporated (USA)
Inventeur(s) Twigg, Christopher

Abrégé

A system-level design generator tool enables users to configure system-level designs made up of electrical components that satisfy design parameters and have corresponding dependencies, e.g., power, communication, control, security, clock and memory. A block diagram representing each of the functions within the system may utilize a guided parametric search or a design tool to create the solution for each individual block. The inputs into that search and/or design tool may come from the system-level choices, constraints, and cross dependencies tracked by the system generator tool.

Classes IPC  ?

  • G06F 30/3323 - Vérification de la conception, p.ex. simulation fonctionnelle ou vérification du modèle utilisant des méthodes formelles, p.ex. vérification de l’équivalence ou vérification des propriétés

65.

Silent Detection of Open or Short Connections to a Piezoelectric Device

      
Numéro d'application 18131597
Statut En instance
Date de dépôt 2023-04-06
Date de la première publication 2023-10-12
Propriétaire Microchip Technology Incorporated (USA)
Inventeur(s) Corbett, Jonathan

Abrégé

An apparatus includes a test circuit to receive signals from a piezoelectric horn and a control circuit to determine whether to operate the apparatus in a silent test mode or a normal mode. The apparatus includes a control circuit to, based on a determination to operate in the normal mode, enable a driver circuit to drive the piezoelectric horn so as to output sound when activated by the driver circuit. The test circuit is to, based on a determination to operate in the silent test mode, cause the piezoelectric horn to generate a piezoelectric response, wherein the piezoelectric horn is silent while generating the piezoelectric response during the silent test mode, and cause evaluation of whether or not the piezoelectric horn is working correctly based upon the received signals from the piezoelectric horn.

Classes IPC  ?

  • G10K 9/122 - Dispositifs dans lesquels le son est produit par la vibration d'un diaphragme ou un élément analogue, p.ex. cornes de brume, avertisseurs de véhicule ou vibreurs fonctionnant électriquement utilisant des moyens d'entraînement piézo-électriques
  • H04R 17/10 - Transducteurs résonnants, c. à d. adaptés pour produire une puissance de sortie maximum pour une fréquence déterminée
  • H04R 17/00 - Transducteurs piézo-électriques; Transducteurs électrostrictifs

66.

TARGET FOR AN INDUCTIVE ANGULAR-POSITION SENSOR

      
Numéro d'application 18048627
Statut En instance
Date de dépôt 2022-10-21
Date de la première publication 2023-10-05
Propriétaire Microchip Technology Incorporated (USA)
Inventeur(s) Shaga, Ganesh

Abrégé

Various examples include a target for an inductive angular-position sensor. The target may rotate about a center axis and may include a number of fins respectively including a respective outer-circumferential edge to overlap a respective first arc at least partially defining a first circle centered at the center axis. A respective first central angle of the respective first arc substantially equal to 360° divided by twice a count of the fins. The number of fins may respectively include a respective inner-circumferential edge, positioned closer to the center axis than the respective outer-circumferential edge is to the center axis. The respective inner-circumferential edge may overlap a respective second arc at least partially defining a second circle centered at the center axis. A respective second central angle of the respective second arc substantially equal to 360° divided by the count of the fins. Related devices, systems and methods are also disclosed.

Classes IPC  ?

  • G01D 5/20 - Moyens mécaniques pour le transfert de la grandeur de sortie d'un organe sensible; Moyens pour convertir la grandeur de sortie d'un organe sensible en une autre variable, lorsque la forme ou la nature de l'organe sensible n'imposent pas un moyen de conversion déterminé; Transducteurs non spécialement adaptés à une variable particulière utilisant des moyens électriques ou magnétiques influençant la valeur d'un courant ou d'une tension en faisant varier l'inductance, p.ex. une armature mobile

67.

LEARNING A CONNECTIVITY STATE OF AN EXTERNAL NETWORK CONNECTION OF A WI-FI ROUTER

      
Numéro d'application 18059790
Statut En instance
Date de dépôt 2022-11-29
Date de la première publication 2023-10-05
Propriétaire Microchip Technology Incorporated (USA)
Inventeur(s)
  • Madan, Vaibhav
  • Seth, Himanshu

Abrégé

One or more examples relate to detecting external network connectivity at a Wi-Fi router. A disclosed Wi-Fi router may include a Wi-Fi controller and a connectivity circuit. The connectivity circuit may learn a connectivity state of an external network connection of the Wi-Fi router. The connectivity circuit may provide connectivity state information to the Wi-Fi controller. The connectivity state information may include information about the learned connectivity state of the external network connection of the Wi-Fi router.

Classes IPC  ?

  • H04W 48/16 - Exploration; Traitement d'informations sur les restrictions d'accès ou les accès
  • H04W 48/08 - Distribution d'informations relatives aux restrictions d'accès ou aux accès, p.ex. distribution de données d'exploration

68.

SYSTEM AND METHOD FOR RATE ADAPTATION OF PACKET-ORIENTED CLIENT DATA FOR TRANSMISSION OVER A METRO TRANSPORT NETWORK (MTN)

      
Numéro d'application 18116293
Statut En instance
Date de dépôt 2023-03-01
Date de la première publication 2023-10-05
Propriétaire Microchip Technology Inc. (USA)
Inventeur(s)
  • Gorshe, Steven Scott
  • Mok, Winston

Abrégé

A system and method for performing rate adaptation of sub1G packet-oriented client signals for transmission over a Metro Transport Network (MTN) by forming a 64B/66B-encoded client signal from individual client packets of the sub1G packet-oriented client signal and the idle blocks within an inter-packet gap (IPG), inserting thread operations, administration and maintenance (ThOAM) overhead to generate a 64B/66B-encoded client thread signal, performing an idle mapping procedure (IMP) to generate a rate adapted 64B/66B-encoded client thread signal, defining a plurality of pseudo-Ethernet packets in an MTN path, defining a thread channel within the plurality of pseudo-Ethernet packets and mapping the rate adapted 64B/66B-encoded client thread signal into the defined thread channel within the plurality of pseudo-Ethernet packets to generate an MTN path signal for transmission to an intermediate node or a sink mode.

Classes IPC  ?

  • H04L 45/00 - Routage ou recherche de routes de paquets dans les réseaux de commutation de données
  • H04L 69/22 - Analyse syntaxique ou évaluation d’en-têtes
  • H04L 41/34 - Canaux de signalisation pour la communication dédiée à la gestion du réseau

69.

PROVIDING TIMING SIGNALS TO GATE DRIVERS OF A CONVERTER

      
Numéro d'application 18180030
Statut En instance
Date de dépôt 2023-03-07
Date de la première publication 2023-10-05
Propriétaire Microchip Technology Incorporated (USA)
Inventeur(s)
  • Nora, Paolo
  • Ko, Isaac Terasuth
  • Patru, Claudiu

Abrégé

One or more examples relate, generally, to providing timing signals to gate drivers of a converter. An example apparatus for providing timing signals to gate drivers of a converter includes a circuit that includes a timing input, and a plurality of outputs. The timing input may receive an incoming timing signal. The plurality of outputs may couple to a respective plurality of gate drivers to control an output voltage of a converter. The circuit may provide respective timing signals, at respective ones of the plurality of outputs at least partially responsive to the incoming timing signal, the respective timing signals synchronized such that like edges of the respective timing signals coincide.

Classes IPC  ?

  • H02M 1/088 - Circuits spécialement adaptés à la production d'une tension de commande pour les dispositifs à semi-conducteurs incorporés dans des convertisseurs statiques pour la commande simultanée de dispositifs à semi-conducteurs connectés en série ou en parallèle
  • H02M 3/158 - Transformation d'une puissance d'entrée en courant continu en une puissance de sortie en courant continu sans transformation intermédiaire en courant alternatif par convertisseurs statiques utilisant des tubes à décharge avec électrode de commande ou des dispositifs à semi-conducteurs avec électrode de commande utilisant des dispositifs du type triode ou transistor exigeant l'application continue d'un signal de commande utilisant uniquement des dispositifs à semi-conducteurs avec commande automatique de la tension ou du courant de sortie, p.ex. régulateurs à commutation comprenant plusieurs dispositifs à semi-conducteurs comme dispositifs de commande finale pour une charge unique
  • H03K 17/687 - Commutation ou ouverture de porte électronique, c. à d. par d'autres moyens que la fermeture et l'ouverture de contacts caractérisée par l'utilisation de composants spécifiés par l'utilisation, comme éléments actifs, de dispositifs à semi-conducteurs les dispositifs étant des transistors à effet de champ

70.

TARGET FOR INDUCTIVE ANGULAR-POSITION SENSING

      
Numéro d'application 18194448
Statut En instance
Date de dépôt 2023-03-31
Date de la première publication 2023-10-05
Propriétaire Microchip Technology Incorporated (USA)
Inventeur(s) Shaga, Ganesh

Abrégé

Various examples include a target for inductive angular-position sensing and an inductive angular-position sensor including the same. The target has a target body comprising an inner circular ring around a center axis, and multiple fins formed with and extending radially from portions of the inner circular ring and equally-radially spaced around the center axis. Respective ones of the multiple fins are formed as an arc band-shaped ring. In one or more examples, the respective ones of the multiple fins formed as the arc band-shaped ring provide a current path for an eddy current for the inductive angular-position sensing.

Classes IPC  ?

  • G01B 7/30 - Dispositions pour la mesure caractérisées par l'utilisation de techniques électriques ou magnétiques pour tester l'alignement des axes
  • G01D 5/20 - Moyens mécaniques pour le transfert de la grandeur de sortie d'un organe sensible; Moyens pour convertir la grandeur de sortie d'un organe sensible en une autre variable, lorsque la forme ou la nature de l'organe sensible n'imposent pas un moyen de conversion déterminé; Transducteurs non spécialement adaptés à une variable particulière utilisant des moyens électriques ou magnétiques influençant la valeur d'un courant ou d'une tension en faisant varier l'inductance, p.ex. une armature mobile

71.

VEHICLE SECURITY DEVICE WITH PRIMARY ALARM AND DISPLAY ALARM

      
Numéro d'application 17964188
Statut En instance
Date de dépôt 2022-10-12
Date de la première publication 2023-09-28
Propriétaire Microchip Technology Incorporated (USA)
Inventeur(s) De Mola, Carmelo Angelo

Abrégé

A system having a theft event sensor; a primary alarm actuator; a display alarm actuator; and a vehicle security device to: receive a theft event signal from the theft event sensor, transmit a primary alarm signal to the primary alarm actuator, and transmit a display alarm signal to the display alarm actuator.

Classes IPC  ?

  • B60R 25/10 - VÉHICULES, ÉQUIPEMENTS OU PARTIES DE VÉHICULES, NON PRÉVUS AILLEURS Équipements ou systèmes pour interdire ou signaler l’usage non autorisé ou le vol de véhicules actionnant un dispositif d’alarme
  • B60R 25/104 - VÉHICULES, ÉQUIPEMENTS OU PARTIES DE VÉHICULES, NON PRÉVUS AILLEURS Équipements ou systèmes pour interdire ou signaler l’usage non autorisé ou le vol de véhicules actionnant un dispositif d’alarme caractérisé par le type de signal antivol, p.ex. signaux visuels ou audibles ayant des caractéristiques spéciales

72.

Current Sourced, Voltage Clamped, High Speed MOSFET Driver

      
Numéro d'application 18125789
Statut En instance
Date de dépôt 2023-03-24
Date de la première publication 2023-09-28
Propriétaire Microchip Technology Incorporated (USA)
Inventeur(s) Schimel, Paul

Abrégé

An apparatus includes an apparatus input to receive a voltage input, an apparatus output to drive an output metal oxide semiconductor field effect transistor (MOSFET) at least partially based upon the voltage input, a current source circuit to provide a current source to the apparatus output when the voltage input rises above a first threshold and before the voltage input rises above a second threshold, a voltage clamp circuit to provide a clamped output voltage to the apparatus output when the voltage input rises above the second threshold, and a current sink circuit to provide a current sink to the apparatus output when the voltage input falls below the second threshold and before the voltage input reaches the first threshold.

Classes IPC  ?

  • H03K 17/687 - Commutation ou ouverture de porte électronique, c. à d. par d'autres moyens que la fermeture et l'ouverture de contacts caractérisée par l'utilisation de composants spécifiés par l'utilisation, comme éléments actifs, de dispositifs à semi-conducteurs les dispositifs étant des transistors à effet de champ
  • H03K 17/06 - Modifications pour assurer un état complètement conducteur
  • H03K 17/12 - Modifications pour augmenter le courant commuté maximal admissible

73.

HIGH VOLTAGE INPUT LOW DROPOUT REGULATOR CIRCUIT

      
Numéro d'application 17970033
Statut En instance
Date de dépôt 2022-10-20
Date de la première publication 2023-09-28
Propriétaire Microchip Technology Incorporated (USA)
Inventeur(s) Craescu, Alexandru

Abrégé

A low dropout (LDO) regulator circuit is provided. The LDO regulator circuit may include a pre-regulator circuit to receive a high voltage input voltage and provide a low voltage supply voltage, and an LDO regulator to receive the low voltage supply voltage and provide a low voltage output voltage. The pre-regulator circuit may include an input stage, an output stage coupled to the input stage, and a first MOSFET coupled to the output stage to provide the low voltage supply voltage. The input stage and first MOSFET may receive the high voltage input voltage. The LDO regulator may include a second MOSFET coupled to the first MOSFET, and may receive the low voltage supply voltage and provide the low voltage output voltage.

Classes IPC  ?

  • G05F 1/563 - Régulation de la tension ou de l'intensité là où la variable effectivement régulée par le dispositif de réglage final est du type continu utilisant des dispositifs à semi-conducteurs en série avec la charge comme dispositifs de réglage final comprenant deux niveaux de régulation, dont l'un au moins est sensible au niveau de sortie, p.ex. réglage grossier et fin
  • G05F 1/56 - Régulation de la tension ou de l'intensité là où la variable effectivement régulée par le dispositif de réglage final est du type continu utilisant des dispositifs à semi-conducteurs en série avec la charge comme dispositifs de réglage final
  • G05F 1/575 - Régulation de la tension ou de l'intensité là où la variable effectivement régulée par le dispositif de réglage final est du type continu utilisant des dispositifs à semi-conducteurs en série avec la charge comme dispositifs de réglage final caractérisé par le circuit de rétroaction

74.

Automatic protection against runt pulses

      
Numéro d'application 18112812
Numéro de brevet 11824536
Statut Délivré - en vigueur
Date de dépôt 2023-02-22
Date de la première publication 2023-09-28
Date d'octroi 2023-11-21
Propriétaire Microchip Technology Incorporated (USA)
Inventeur(s)
  • Yuenyongsgool, Yong
  • Bowling, Stephen
  • Ovalle, Pedro

Abrégé

An apparatus includes an adjustment circuit configured to receive a pulsed-width modulation (PWM) input, generate an adjusted PWM signal based upon the PWM input, and determine that a first pulse of the PWM input is shorter than a runt signal limit. The adjustment circuit is further configured to, in the adjusted PWM signal, extend the first pulse of the PWM input based on the determination that the PWM input is shorter than the runt signal limit, and output the adjusted PWM signal to an electronic device.

Classes IPC  ?

  • H03K 3/017 - Réglage de la largeur ou du rapport durée période des impulsions
  • G06F 1/06 - Générateurs d'horloge produisant plusieurs signaux d'horloge
  • H03K 21/02 - Circuits d'entrée

75.

VOLTAGE LEVEL SHIFTING AND CONNECTIONS WITH TOUCH ELECTRODES INCLUDING THE SAME

      
Numéro d'application 18180692
Statut En instance
Date de dépôt 2023-03-08
Date de la première publication 2023-09-21
Propriétaire Microchip Technology Incorporated (USA)
Inventeur(s)
  • Aase, Viktor
  • Zou, Lei

Abrégé

One or more examples relate to voltage level shifting. An example apparatus may include first and second inputs, an output, and a circuit. The first and second inputs may receive compliments of a signal represented by first voltage levels. The output may provide the signal represented by second voltage levels. The circuit may change voltage levels utilized to represent the signal from first voltage levels to second voltage levels. The circuit may include cross-coupled first high voltage switches, a pair of series coupled switches, and a pair of voltage clamping switches. The cross-coupled first high voltage switches may selectively couple the output to a high voltage node responsive to a high voltage level of the signal. The pair of series coupled switches may comprising respective second high voltage switches, and the pair of series coupled switches may selectively couple the output to a first voltage supply. The pair of voltage clamping switches may increase OFF-resistance of the respective second high voltage switches of the pair of series coupled switches responsive to a low voltage level at the respective input.

Classes IPC  ?

  • H03K 19/0185 - Dispositions pour le couplage; Dispositions pour l'interface utilisant uniquement des transistors à effet de champ
  • H03K 17/96 - Commutateurs à effleurement
  • G06F 3/041 - Numériseurs, p.ex. pour des écrans ou des pavés tactiles, caractérisés par les moyens de transduction

76.

Method and apparatus for carrying constant bit rate (CBR) client signals using CBR carrier streams comprising frames

      
Numéro d'application 18202899
Statut En instance
Date de dépôt 2023-05-27
Date de la première publication 2023-09-21
Propriétaire Microchip Technology Inc. (USA)
Inventeur(s)
  • Muma, Scott
  • Mok, Winston
  • Gorshe, Steven Scott

Abrégé

A method and apparatus in which a data stream is received that includes constant bit rate (CBR) carrier streams, at least one of which comprises frames, a cumulative phase offset report (CPOR) and a client rate report (CRR). A counter accumulating a PHY-scaled stream clock (IPSCk) is sampled at a nominal sampling period (Tps) to obtain a cumulative PHY-scaled count (CPSC). A PHY-scaled stream phase offset (PSPO) is calculated that indicates phase difference between PHY-scaled stream nominal bit count (LPSD) and an incoming PHY-scaled count delta (IPSD). The data stream is demultiplexed to obtain CBR carrier streams. Respective CBR carrier streams include a previous network node CPOR (CPOR-P) and a previous network node CPO (CPO-P). A CPO is calculated that is a function of CPO-P and PSPO. CPO-P is replaced with the calculated CPO. The CBR carrier streams are multiplexed into intermediate-network-node data streams that are transmitted from the intermediate-network-node.

Classes IPC  ?

77.

INTEGRATED CIRCUIT PACKAGE WITH BACKSIDE LEAD FOR CLOCK TREE OR POWER DISTRIBUTION NETWORK CIRCUITS

      
Numéro d'application 18064971
Statut En instance
Date de dépôt 2022-12-13
Date de la première publication 2023-09-14
Propriétaire Microchip Technology Incorporated (USA)
Inventeur(s)
  • Sato, Justin
  • Chen, Bomy
  • Kovats, Julius
  • Ramamurthy, Anu

Abrégé

An apparatus having a substrate having first and second substrate contacts; a chip having a front-side chip contact and first and second back-side chip contacts, the front-side chip contact electrically connected to the first substrate contact; a chiplet having a chiplet contact electrically connected the first back-side chip contact; and a lead electrically connected to the second back-side chip contact and electrically connected to the second substrate contact.

Classes IPC  ?

  • H01L 25/18 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide les dispositifs étant de types prévus dans plusieurs sous-groupes différents du même groupe principal des groupes , ou dans une seule sous-classe de ,
  • H01L 25/065 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide les dispositifs étant tous d'un type prévu dans le même sous-groupe des groupes , ou dans une seule sous-classe de , , p.ex. ensembles de diodes redresseuses les dispositifs n'ayant pas de conteneurs séparés les dispositifs étant d'un type prévu dans le groupe
  • H01L 23/498 - Connexions électriques sur des substrats isolants
  • H01L 23/00 - DISPOSITIFS À SEMI-CONDUCTEURS NON COUVERTS PAR LA CLASSE - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
  • H01L 25/00 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide

78.

SUPPLY VOLTAGE BASED OR TEMPERATURE BASED FINE CONTROL OF A TUNABLE OSCILLATOR OF A PLL

      
Numéro d'application 18181477
Statut En instance
Date de dépôt 2023-03-09
Date de la première publication 2023-09-14
Propriétaire Microchip Technology Incorporated (USA)
Inventeur(s)
  • Hazra, Siddhartha
  • Djahanshahi, Hormoz

Abrégé

One or more examples relate, generally to supply voltage based or temperature based fine control of a tunable oscillator of a PLL. An associated method includes: receiving one or more values indicative of temperature or supply voltage of a phase-locked loop (PLL); setting a digital fine-tuning control code to an initialization code, the initialization code at least partially based on the received one or more values indicative of temperature or supply voltage of the PLL, wherein the digital fine-tuning control code for setting a number of tuning-elements within a fine bank of a tunable oscillator; and starting, with the set digital fine-tuning control code, a process to set an initial frequency of the oscillator at or close to a target frequency. The process may be a calibration process performed before initially acquiring lock or re-acquiring lock.

Classes IPC  ?

  • H03L 7/099 - Commande automatique de fréquence ou de phase; Synchronisation utilisant un signal de référence qui est appliqué à une boucle verrouillée en fréquence ou en phase - Détails de la boucle verrouillée en phase concernant principalement l'oscillateur commandé de la boucle

79.

EMI Reduction in PLCA-Based Networks Through Beacon Temporal Spreading

      
Numéro d'application 18200771
Statut En instance
Date de dépôt 2023-05-23
Date de la première publication 2023-09-14
Propriétaire Microchip Technology Incorporated (USA)
Inventeur(s) Ivanov, Galin I.

Abrégé

An apparatus may be communicatively coupled to other nodes in a network. The apparatus may include a control circuit configured to repeatedly issue transmission cycles to the other nodes. A given transmission cycle may include a least one send slot for each of the other nodes to send data. The control circuit may be configured to initiate transmission cycles by issuing beacon signals to the other nodes. The control circuit may be configured to determine when to issue a beacon signal in a given transmission cycle by determining that all of the other nodes have completed all associated send slots in an immediately previous transmission cycle and based upon a determination of the completion of the other nodes' transmission, delaying transmission of the beacon signal for the given transmission cycle.

Classes IPC  ?

  • H04L 12/413 - Réseaux à ligne bus avec commande décentralisée avec accès aléatoire, p.ex. accès multiple avec détection de porteuse et détection de collision (CSMA-CD)

80.

Apparatus and method for active inductor modulation

      
Numéro d'application 17939782
Numéro de brevet 11848668
Statut Délivré - en vigueur
Date de dépôt 2022-09-07
Date de la première publication 2023-09-14
Date d'octroi 2023-12-19
Propriétaire MICROCHIP TECHNOLOGY INCORPORATED (USA)
Inventeur(s)
  • Joseph, Milish
  • Venditti, Michael

Abrégé

An active inductor modulator circuit is provided. The active inductor modulator circuit may include a circuit to receive an input signal and provide an output signal at an output terminal of the circuit based on a clock signal, a modulated active inductor coupled to the circuit to improve a time delay between the input signal and the provided output signal, and a modulation clock circuit to generate a delayed clock signal to enable the modulated active inductor prior to a transition of the output signal from a first logic state to a second logic state.

Classes IPC  ?

  • H03K 3/012 - Modifications du générateur pour améliorer le temps de réponse ou pour diminuer la consommation d'énergie
  • H03K 19/0175 - Dispositions pour le couplage; Dispositions pour l'interface
  • H03K 19/00 - Circuits logiques, c. à d. ayant au moins deux entrées agissant sur une sortie; Circuits d'inversion

81.

Automatic USB3 Hub for Detecting and Changing Link Speed

      
Numéro d'application 18077385
Statut En instance
Date de dépôt 2022-12-08
Date de la première publication 2023-09-14
Propriétaire Microchip Technology Incorporated (USA)
Inventeur(s) Rogers, Andrew

Abrégé

A USB control method comprising: counting errors encountered by a USB connection; comparing a number of counted errors to an error count threshold within a set time frame; identifying a port speed configuration for the USB connection; and changing the port speed configuration for the USB connection to a slower port speed configuration than the identified port speed configuration.

Classes IPC  ?

  • G06F 13/40 - Structure du bus
  • G06F 13/16 - Gestion de demandes d'interconnexion ou de transfert pour l'accès au bus de mémoire

82.

USB-C Orientation Detection

      
Numéro d'application 18108806
Statut En instance
Date de dépôt 2023-02-13
Date de la première publication 2023-08-31
Propriétaire Microchip Technology Incorporated (USA)
Inventeur(s) Rogers, Andrew

Abrégé

An apparatus includes two PHY circuits, each including a PHY transmitter circuit and connected to a universal serial bus (USB)-C connector. The apparatus includes a USB circuit to issue a receiver detect signal through one of the PHY transmitters circuit to the USB-C connector, issue another receiver detect signal through the other PHY transmitter circuit to the USB-C connector, determine which receiver detect signal resulted in a termination in a USB-C element, and consequently determine an orientation of a USB plug connected between the apparatus and the USB-C element.

Classes IPC  ?

  • G06F 13/38 - Transfert d'informations, p.ex. sur un bus
  • G06F 13/42 - Protocole de transfert pour bus, p.ex. liaison; Synchronisation

83.

MANAGING OWNERSHIP OF AN ELECTRONIC DEVICE

      
Numéro d'application 18114261
Statut En instance
Date de dépôt 2023-02-26
Date de la première publication 2023-08-31
Propriétaire Microchip Technology Incorporated (USA)
Inventeur(s)
  • Marando, Eileen
  • Wahler, Richard
  • Krishnan, Arun
  • Goldberg, Randy

Abrégé

A device with one-time-programmable (OTP) memory, boot code, volatile memory, and non-volatile memory. Boot code may use information in OTP to authenticate code of an implicit owner of the electronic device; receive a first create owner container request; create a first owner container comprising a first signed data image; store the first owner container; and use the first signed data image to authenticate first executable code associated with the first owner. Boot code may transfer ownership from the first owner to a second owner, including authenticating a signed transfer of ownership command using a key stored in the first owner container and creating a second owner container comprising a second signed data image associated with the second owner; storing the second owner container; revoking the first owner container; and using the second signed data image to authenticate second executable code associated with the second owner of the electronic device.

Classes IPC  ?

  • G06F 21/10 - Protection de programmes ou contenus distribués, p.ex. vente ou concession de licence de matériel soumis à droit de reproduction

84.

STARTING TRANSMISSION OF A FRAME WITH A DESIRED STARTING POLARITY, AND RELATED SYSTEMS, METHODS AND DEVICES

      
Numéro d'application 17655137
Statut En instance
Date de dépôt 2022-03-16
Date de la première publication 2023-08-24
Propriétaire Microchip Technology Incorporated (USA)
Inventeur(s)
  • Iyer, Venkatraman
  • Chen, Dixon

Abrégé

Disclosed are systems, methods, and devices for communicating a source of a 10SPE wake. Such a communication may be performed over a low-pin count hardware interface of a 10SPE physical layer (PHY) module having a split arrangement. A controller side of a 10SPE PHY may perform a local or remote 10SPE wake forward in response to a communicated source of a wake. Also disclosed is a digital interface for operatively coupling a PHY controller to PHY transceiver over a low-pin count connection, where the digital interface includes circuitry for checking the integrity of circuitry of the digital interface. Also disclosed is a PHY transceiver of a 10SPE PHY, where the transceiver includes a circuitry for controlling a starting polarity of frames.

Classes IPC  ?

  • H04L 69/28 - Minuteurs ou mécanismes de chronométrage utilisés dans les protocoles
  • H04L 69/323 - Protocoles de communication intra-couche entre entités paires ou définitions d'unité de données de protocole [PDU] dans la couche physique [couche OSI 1]

85.

PROTECTING A CIRCUIT FROM AN INPUT VOLTAGE

      
Numéro d'application 17664086
Statut En instance
Date de dépôt 2022-05-19
Date de la première publication 2023-08-24
Propriétaire Microchip Technology Incorporated (USA)
Inventeur(s)
  • Liang, Henry
  • An, Hongming
  • Ho, James
  • Xiong, Congqing

Abrégé

This description relates, generally, to protecting a circuit from an input voltage. Various examples include an apparatus including one or more circuits to draw current from, or provide current to, a pair of connectors for an input circuit. The connectors may be for electrical coupling to first and second terminals of a twisted pair. The one or more circuits may be at least partially responsive to positive and negative biasing signals. The apparatus may additionally include an operational amplifier to generate the positive and negative biasing signals. The operational amplifier may include: a first input terminal at least partially responsive to a reference voltage and a second input terminal at least partially responsive to a common-mode voltage of the input circuit. Related systems and methods are also disclosed.

Classes IPC  ?

  • H03F 1/56 - Modifications des impédances d'entrée ou de sortie, non prévues ailleurs
  • H03F 1/52 - Circuits pour la protection de ces amplificateurs

86.

METAL-INSULATOR-METAL (MIM) CAPACITOR MODULE WITH DIELECTRIC SIDEWALL SPACER

      
Numéro d'application 17749367
Statut En instance
Date de dépôt 2022-05-20
Date de la première publication 2023-08-24
Propriétaire Microchip Technology Incorporated (USA)
Inventeur(s) Leng, Yaojian

Abrégé

A metal-insulator-metal (MIM) capacitor includes a bottom electrode cup, an insulator cup, and a top electrode. The bottom electrode cup includes a laterally-extending bottom electrode cup base, and a bottom electrode cup sidewall extending upwardly from the laterally-extending bottom electrode cup base. The insulator cup is formed in an opening defined by the bottom electrode cup, and includes a laterally-extending insulator cup base formed over the laterally-extending bottom electrode cup base, and an insulator cup sidewall extending upwardly from the laterally-extending insulator cup base. A dielectric sidewall spacer is located between the insulator cup sidewall and the bottom electrode cup sidewall. The top electrode is formed in an opening defined by the insulator cup.

Classes IPC  ?

  • H01L 49/02 - Dispositifs à film mince ou à film épais

87.

METAL-INSULATOR-METAL (MIM) CAPACITOR MODULE WITH OUTER ELECTRODE EXTENSION

      
Numéro d'application 17827648
Statut En instance
Date de dépôt 2022-05-27
Date de la première publication 2023-08-24
Propriétaire Microchip Technology Incorporated (USA)
Inventeur(s) Leng, Yaojian

Abrégé

A metal-insulator-metal (MIM) capacitor module includes an outer electrode, an insulator, an inner electrode, an outer electrode extension structure, an inner electrode contact element, and an outer electrode contact element. The outer electrode includes a plurality of vertically-extending outer electrode sidewalls. The insulator is formed in an opening defined by the vertically-extending outer electrode sidewalls, and includes a plurality of vertically-extending insulator sidewalls. The inner electrode formed in an interior opening defined by the insulator. The outer electrode extension structure extends laterally from a particular vertically-extending outer electrode sidewall. The inner electrode contact element and outer electrode contact element are formed in a metal layer. The inner electrode contact element is electrically connected to the inner electrode, and the outer electrode contact element is electrically connected to the outer electrode extension structure.

Classes IPC  ?

  • H01L 49/02 - Dispositifs à film mince ou à film épais
  • H01L 23/522 - Dispositions pour conduire le courant électrique à l'intérieur du dispositif pendant son fonctionnement, d'un composant à un autre comprenant des interconnexions externes formées d'une structure multicouche de couches conductrices et isolantes inséparables du corps semi-conducteur sur lequel elles ont été déposées
  • H01L 21/768 - Fixation d'interconnexions servant à conduire le courant entre des composants distincts à l'intérieur du dispositif

88.

INTEGRATED INDUCTOR WITH A STACKED METAL WIRE

      
Numéro d'application 18140198
Statut En instance
Date de dépôt 2023-04-27
Date de la première publication 2023-08-24
Propriétaire Microchip Technology Incorporated (USA)
Inventeur(s)
  • Leng, Yaojian
  • Sato, Justin

Abrégé

A low-resistance thick-wire integrated inductor may be formed in an integrated circuit (IC) device. The integrated inductor may include an elongated inductor wire defined by a metal layer stack including an upper metal layer, middle metal layer, and lower metal layer. The lower metal layer may be formed in a top copper interconnect layer, the upper metal layer may be formed in an aluminum bond pad layer, and the middle metal layer may comprise a copper tub region formed between the aluminum upper layer and copper lower layer. The wide copper region defining the middle layer of the metal layer stack may be formed concurrently with copper vias of interconnect structures in the IC device, e.g., by filling respective openings using copper electrochemical plating or other bottom-up fill process. The elongated inductor wire may be shaped in a spiral or other symmetrical or non-symmetrical shape.

Classes IPC  ?

  • H01L 23/522 - Dispositions pour conduire le courant électrique à l'intérieur du dispositif pendant son fonctionnement, d'un composant à un autre comprenant des interconnexions externes formées d'une structure multicouche de couches conductrices et isolantes inséparables du corps semi-conducteur sur lequel elles ont été déposées
  • H01L 23/532 - Dispositions pour conduire le courant électrique à l'intérieur du dispositif pendant son fonctionnement, d'un composant à un autre comprenant des interconnexions externes formées d'une structure multicouche de couches conductrices et isolantes inséparables du corps semi-conducteur sur lequel elles ont été déposées caractérisées par les matériaux
  • H01F 27/32 - Isolation des bobines, des enroulements, ou de leurs éléments
  • H01F 27/28 - Bobines; Enroulements; Connexions conductrices

89.

SECURE PROGRAMMING OF ONE-TIME-PROGRAMMABLE (OTP) MEMORY

      
Numéro d'application 18110434
Statut En instance
Date de dépôt 2023-02-16
Date de la première publication 2023-08-17
Propriétaire Microchip Technology Incorporated (USA)
Inventeur(s)
  • Krishnan, Arun
  • Marando, Eileen
  • Kumar, Ravindra

Abrégé

An electronic device may have a plurality of defined life cycle stages and a one-time-programmable (OTP) memory comprising a plurality of life cycle bits, wherein respective bit patterns of the life cycle bits may correspond with respective life cycle stages of the defined life cycle stages. The electronic device may also have a boot code stored in read only memory and executable by a processor to receive a request to transition from a current life cycle stage to a next life cycle stage and, in response to the received request, automatically generate a bit pattern corresponding to the next life cycle stage of the plurality of defined life cycle stages and program the bit pattern corresponding to the next life cycle stage of the plurality of defined life cycle stages in the OTP memory during a time when the OTP memory is not user-accessible.

Classes IPC  ?

  • G06F 21/57 - Certification ou préservation de plates-formes informatiques fiables, p.ex. démarrages ou arrêts sécurisés, suivis de version, contrôles de logiciel système, mises à jour sécurisées ou évaluation de vulnérabilité
  • G06F 3/06 - Entrée numérique à partir de, ou sortie numérique vers des supports d'enregistrement

90.

INTEGRATED CIRCUIT BOND PAD WITH MULTI-MATERIAL TOOTHED STRUCTURE

      
Numéro d'application 18141621
Statut En instance
Date de dépôt 2023-05-01
Date de la première publication 2023-08-17
Propriétaire Microchip Technology Incorporated (USA)
Inventeur(s)
  • Sato, Justin
  • Chen, Bony
  • Leng, Yaojian
  • Marsico, Gerald
  • Kovats, Julius

Abrégé

An integrated circuit device may include a multi-material toothed bond pad including (a) an array of vertically-extending teeth formed from a first material, e.g., aluminum, and (b) a fill material, e.g., silver, at least partially filling voids between the array of teeth. The teeth may be formed by depositing and etching aluminum or other suitable material, and the fill material may be deposited over the array of teeth and extending down into the voids between the teeth, and etched to expose top surfaces of the teeth. The array of teeth may collectively define an abrasive structure. The multi-material toothed bond pad may be bonded to another bond pad, e.g., using an ultrasonic or thermosonic bonding process, during which the abrasive teeth may abrade, break, or remove unwanted native oxide layers formed on the respective bond pad surfaces, to thereby create a direct and/or eutectic bonding between the bond pads.

Classes IPC  ?

  • H01L 23/00 - DISPOSITIFS À SEMI-CONDUCTEURS NON COUVERTS PAR LA CLASSE - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide

91.

DIGITAL-TO-ANALOG CONVERTER (DAC) DATA GENERATOR CIRCUIT

      
Numéro d'application 18101597
Statut En instance
Date de dépôt 2023-01-26
Date de la première publication 2023-08-17
Propriétaire Microchip Technology Incorporated (USA)
Inventeur(s) Turcan, Gheorghe

Abrégé

A device having a digital-to-analog converter (DAC) data generator circuit to perform a function upon an event and generate digital DAC data based on the function and the event, and a DAC circuit to generate an analog waveform signal from the digital DAC data.

Classes IPC  ?

  • H03M 1/66 - Convertisseurs numériques/analogiques

92.

System and Method to Fix Min-Delay Violation Post Fabrication

      
Numéro d'application 18105734
Statut En instance
Date de dépôt 2023-02-03
Date de la première publication 2023-08-10
Propriétaire Microchip Technology Incorporated (USA)
Inventeur(s)
  • Roberts, David
  • Nall, Jeremy
  • Rahman, Kazi Naisur
  • Nassim, Ray

Abrégé

A system and method of testing an integrated circuit provide a first clock signal to a first flip-flop with an output to a functional circuit, provide a second clock signal to a second flip-flop with an input from the functional circuit, wherein the second flip-flip has a minimum hold time, provide a test input to the first flip-flop, observe a signal propagation time through the functional circuit, determine the signal propagation time is less than the minimum hold time of the second flip-flop, and increasing a timing separation by adding a unit of delay to the first clock signal or subtracting a unit of delay from the second clock signal.

Classes IPC  ?

  • G01R 31/28 - Test de circuits électroniques, p.ex. à l'aide d'un traceur de signaux
  • H03K 3/037 - Circuits bistables
  • H03K 5/01 - Mise en forme d'impulsions

93.

Security of Embedded Devices Through a Device Lifecycle with a Device Identifier

      
Numéro d'application 18136446
Statut En instance
Date de dépôt 2023-04-19
Date de la première publication 2023-08-10
Propriétaire Microchip Technology Incorporated (USA)
Inventeur(s) Simmons, Michael

Abrégé

An apparatus includes a database with device profiles, and a device programmer. The device programmer includes instructions. The instructions, when read and executed by a processor, cause the device programmer to identify a device identifier of an electronic device. The device programmer is further caused to, based upon the device identifier, access device data from the database. The device programmer is further caused to, based upon the device data, determine an area of memory of the electronic device that can be written. The device programmer is further caused to, based on the determination of the area of memory of the electronic device that can be written, write data to the area of memory.

Classes IPC  ?

  • G06F 12/14 - Protection contre l'utilisation non autorisée de mémoire
  • G06F 3/06 - Entrée numérique à partir de, ou sortie numérique vers des supports d'enregistrement

94.

INITIATING SOFTAP MODE PROVISIONING OF WIFI DEVICE VIA CUSTOM DATA FIELD

      
Numéro d'application 18166824
Statut En instance
Date de dépôt 2023-02-09
Date de la première publication 2023-08-10
Propriétaire Microchip Technology Incorporated (USA)
Inventeur(s) Tenkod, Hemanth

Abrégé

One or more examples relate to a method, which includes sending, from a provisioner WiFi device to a provisionee WiFi device in an idle mode, a probe request frame including a random data in a custom data field; powering up the provisionee WiFi device in a SoftAp mode at least partially responsive to receiving the probe request frame; sending, from the provisioner WiFi device to the provisionee WiFi device in the SoftAp mode, a further probe request frame including the random data in a custom data field; sending, from the provisionee WiFi device in the SoftAp mode to the provisioner WiFi device, a probe response frame; establishing a secure WiFi connection between the provisioner WiFi device and the provisionee WiFi device utilizing passphrases respectively generated by the provisioner WiFi device and the provisionee WiFi device; and sending provisioning data, from the provisioner WiFi device to the provisionee WiFi device in SoftAp mode, via the secure WiFi connection.

Classes IPC  ?

  • H04L 41/0806 - Réglages de configuration pour la configuration initiale ou l’approvisionnement, p.ex. prêt à l’emploi [plug-and-play]
  • H04W 76/10 - Gestion de la connexion Établissement de la connexion
  • H04W 12/06 - Authentification
  • H04L 9/06 - Dispositions pour les communications secrètes ou protégées; Protocoles réseaux de sécurité l'appareil de chiffrement utilisant des registres à décalage ou des mémoires pour le codage par blocs, p.ex. système DES

95.

SWITCHING DATA BASED ON A BUS IDENTIFIER AND A DEVICE IDENTIFIER

      
Numéro d'application 18166978
Statut En instance
Date de dépôt 2023-02-09
Date de la première publication 2023-08-10
Propriétaire Microchip Technology Incorporated (USA)
Inventeur(s)
  • Sodke, Richard David
  • Hache, Vincent

Abrégé

One or more examples relate to an apparatus to switch data based on a bus identifier and a device identifier. Such an apparatus may include an upstream port for a respective peripheral component interconnect express (PCIe)-compliant communicative connection with a host; a downstream port for a respective PCIe-compliant communicative connection with an endpoint; and a switching logic. The switching logic may store a bus identifier and a device identifier for the endpoint; and switch data at least partially responsive to the bus identifier and the device identifier of the endpoint.

Classes IPC  ?

96.

PERIPHERAL ACCESS CONTROL USING BITMASKS INDICATING ACCESS SETTINGS FOR PERIPHERALS

      
Numéro d'application 18071023
Statut En instance
Date de dépôt 2022-11-29
Date de la première publication 2023-07-27
Propriétaire Microchip Technology Incorporated (USA)
Inventeur(s)
  • Kumar, Ravindra
  • Nakka, Srinivasarao
  • Vethamanickam, Jayavasanth

Abrégé

An electronic device includes a transaction host, first and second peripherals, memory, an access control register, and first and second access controllers. The memory stores access control identifier management instructions, a first task related to the first peripheral, and a first bitmask indicating respective access settings for the first and second peripherals for performing the first task. The access control register includes a first access control identifier for the first peripheral and a second access control identifier for the second peripheral. The transaction host executes the access control identifier management instructions to program the first and second access control identifiers based on the first bitmask, and subsequently executes the first task. The first and second access controllers control access to the first and second peripherals, respectively, based on the respective first and second access control identifiers programmed based on the first bitmask.

Classes IPC  ?

  • G06F 21/62 - Protection de l’accès à des données via une plate-forme, p.ex. par clés ou règles de contrôle de l’accès
  • G06F 13/10 - Commande par programme pour dispositifs périphériques
  • G06F 13/28 - Gestion de demandes d'interconnexion ou de transfert pour l'accès au bus d'entrée/sortie utilisant le transfert par rafale, p.ex. acces direct à la mémoire, vol de cycle

97.

Calibration of Sine-Cosine Coil Mismatches in Inductive Sensors

      
Numéro d'application 18095743
Statut En instance
Date de dépôt 2023-01-11
Date de la première publication 2023-07-27
Propriétaire Microchip Technology Incorporated (USA)
Inventeur(s) Kumar, Ajay

Abrégé

An apparatus includes a sampling circuit to sample input from a sensor circuit. The input includes a cosine coil waveform and a sine coil waveform. The sampling circuit is to generate a cosine coil sampled data stream and a sine coil sampled data stream. The apparatus includes an adjustment circuit to, based upon a characterization of the sensor circuit, delay the cosine coil sampled data stream or the sine coil sampled data stream.

Classes IPC  ?

  • G01D 18/00 - Test ou étalonnage des appareils ou des dispositions prévus dans les groupes
  • G01D 5/20 - Moyens mécaniques pour le transfert de la grandeur de sortie d'un organe sensible; Moyens pour convertir la grandeur de sortie d'un organe sensible en une autre variable, lorsque la forme ou la nature de l'organe sensible n'imposent pas un moyen de conversion déterminé; Transducteurs non spécialement adaptés à une variable particulière utilisant des moyens électriques ou magnétiques influençant la valeur d'un courant ou d'une tension en faisant varier l'inductance, p.ex. une armature mobile
  • G01B 7/00 - Dispositions pour la mesure caractérisées par l'utilisation de techniques électriques ou magnétiques

98.

REDUCING ERROR IN ESTIMATED ANGULAR POSITION OF A ROTOR OF A MOTOR

      
Numéro d'application 18046808
Statut En instance
Date de dépôt 2022-10-14
Date de la première publication 2023-07-27
Propriétaire Microchip Technology Incorporated (USA)
Inventeur(s) Sachs, Jason M.

Abrégé

One or more examples relate, generally, to reducing error in estimated angular position of a rotor of a motor.

Classes IPC  ?

  • G01B 7/30 - Dispositions pour la mesure caractérisées par l'utilisation de techniques électriques ou magnétiques pour tester l'alignement des axes
  • H02P 21/18 - Estimation de la position ou de la vitesse
  • H02P 21/22 - Commande du courant, p.ex. en utilisant une boucle de commande

99.

EtherCAT Device

      
Numéro d'application 18125857
Statut En instance
Date de dépôt 2023-03-24
Date de la première publication 2023-07-20
Propriétaire Microchip Technology Incorporated (USA)
Inventeur(s)
  • Mahany, William
  • Saturley, Ian
  • Narasimhan, Lakshmi
  • Kattukandan, Riyas
  • Kuppusamy, Ramya
  • Zakowicz, Robert

Abrégé

An EtherCAT device is disclosed. The EtherCAT device comprises a data input port to receive a signal representing data, the signal representing one of a plurality of possible logical values; and a degradation calculation circuit. The degradation calculation circuit is to read, demodulate, and convert the received signal into a digital domain representation; process the digital domain representation into slices, where the value of the received signal at a respective time is represented in a respective one of the slices; determine differences between the respective slices and reference slices; identify an intended logical value of the received signal responsive to the determined differences; determine a quantification of error at the respective time responsive to the identified logical value and the determined differences; and determine a signal quality index responsive to the determined quantification of error.

Classes IPC  ?

100.

LOW POWER OBJECT DETECTION IN MULTI-COIL WIRELESS CHARGING SYSTEMS AND RELATED SYSTEMS, METHODS, AND DEVICES

      
Numéro d'application 18186837
Statut En instance
Date de dépôt 2023-03-20
Date de la première publication 2023-07-20
Propriétaire Microchip Technology Incorporated (USA)
Inventeur(s)
  • Bhandarkar, Santosh
  • Dumais, Alex

Abrégé

Object detection for wireless power transmitters and related systems, methods, and devices are disclosed. A controller for a wireless power transmitter is configured to receive a measurement voltage potential responsive to a tank circuit signal at a tank circuit, provide an alternating current (AC) signal to each of the plurality of transmit coils one at a time, and determine at least one of a resonant frequency and a quality factor (Q-factor) of the tank circuit responsive to each selected transmit coil of the plurality of transmit coils. The controller is also configured to select a transmit coil to use to transmit wireless power to a receive coil of a wireless power receiver responsive to the determined at least one of the resonant frequency and the Q-factor for each transmit coil of the plurality of transmit coils.

Classes IPC  ?

  • H02J 50/60 - Circuits ou systèmes pour l'alimentation ou la distribution sans fil d'énergie électrique sensibles à la présence d’objets étrangers, p.ex. détection d'êtres vivants
  • H02J 50/12 - Circuits ou systèmes pour l'alimentation ou la distribution sans fil d'énergie électrique utilisant un couplage inductif du type couplage à résonance
  • H02J 50/40 - Circuits ou systèmes pour l'alimentation ou la distribution sans fil d'énergie électrique utilisant plusieurs dispositifs de transmission ou de réception
  • G01R 27/26 - Mesure de l'inductance ou de la capacitance; Mesure du facteur de qualité, p.ex. en utilisant la méthode par résonance; Mesure de facteur de pertes; Mesure des constantes diélectriques
  1     2     3     ...     16        Prochaine page