Xilinx, Inc.

États‑Unis d’Amérique

Retour au propriétaire

1-21 de 21 pour Xilinx, Inc. Trier par
Recheche Texte
Brevet
Canada - CIPO
Affiner par Reset Report
Classe IPC
H04L 25/02 - Systèmes à bande de base - Détails 3
G11C 17/16 - Mémoires mortes programmables une seule fois; Mémoires semi-permanentes, p.ex. cartes d'information pouvant être replacées à la main dans lesquelles le contenu est déterminé en établissant, en rompant ou en modifiant sélectivement les liaisons de connexion par une modification définitive de l'état des éléments de couplage, p.ex. mémoires PROM utilisant des liaisons électriquement fusibles 2
H01L 23/525 - Dispositions pour conduire le courant électrique à l'intérieur du dispositif pendant son fonctionnement, d'un composant à un autre comprenant des interconnexions externes formées d'une structure multicouche de couches conductrices et isolantes inséparables du corps semi-conducteur sur lequel elles ont été déposées avec des interconnexions modifiables 2
H01L 25/065 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide les dispositifs étant tous d'un type prévu dans le même sous-groupe des groupes , ou dans une seule sous-classe de , , p.ex. ensembles de diodes redresseuses les dispositifs n'ayant pas de conteneurs séparés les dispositifs étant d'un type prévu dans le groupe 2
H03K 17/16 - Modifications pour éliminer les tensions ou courants parasites 2
Voir plus
Résultats pour  brevets

1.

CLOCK GENERATION USING A FRACTIONAL PHASE DETECTOR

      
Numéro de document 02724373
Statut Délivré - en vigueur
Date de dépôt 2008-12-15
Date de disponibilité au public 2009-11-26
Date d'octroi 2012-06-26
Propriétaire XILINX, INC. (USA)
Inventeur(s)
  • Novellini, Paolo
  • Cucchi, Silvio
  • Guasti, Giovanni

Abrégé

Circuits are provided that generate from an input signal one or more output clock signals having reduced skew. The input signal has transitions derived from the transitions of an original clock signal having a frequency that differs from the frequency of the output clock signal. The frequency of the output clock signal is a product from multiplying the frequency for the input signal and an integer ratio. The circuit includes an accumulator, a fractional phase detector, and a loop filter. The accumulator periodically adds a numerical offset value to a numerical phase value. The output clock signal is generated from this numerical phase value. The fractional phase detector generates from the numerical phase value a respective numerical phase error for each of the transitions of the input signal. The loop filter generates the numerical offset value from a filtering of the respective numerical phase errors.

Classes IPC  ?

  • H03L 7/085 - Commande automatique de fréquence ou de phase; Synchronisation utilisant un signal de référence qui est appliqué à une boucle verrouillée en fréquence ou en phase - Détails de la boucle verrouillée en phase concernant principalement l'agencement de détection de phase ou de fréquence y compris le filtrage ou l'amplification de son signal de sortie

2.

CONFIGURABLE TRANSACTIONAL MEMORY FOR SYNCHRONIZING TRANSACTIONS

      
Numéro de document 02718334
Statut Délivré - en vigueur
Date de dépôt 2009-03-16
Date de disponibilité au public 2009-11-05
Date d'octroi 2013-10-08
Propriétaire XILINX, INC. (USA)
Inventeur(s)
  • Kulkarni, Chidamber R.
  • Kachris, Christoforos

Abrégé

A configurable transactional memory (102) synchronizes transactions from clients (104-110). The configurable transactional memory (102) includes a memory buffer (120) and a transactional buffer (128). The memory buffer (120) includes allocation control (124) and storage (126), and the allocation control (124) is configurable to selectively allocate the storage between a transactional buffer (128) and a data buffer (130) for the data words. The transactional buffer (128) stores states (132-134) indicating each combination of a data word and a client for which the data word is referenced by a write access in the transaction in progress from the client. The transactional arbiter (122) generates the completion status for the transaction in progress from each client. The completion status is either committed for no collision or aborted for a collision. A collision is an access that references a data word of the transaction from the client following a write access that references the data word of another transaction in progress from another client.

Classes IPC  ?

  • G06F 9/46 - Dispositions pour la multiprogrammation

3.

INTEGRATED CIRCUIT WITH MOSFET FUSE ELEMENT

      
Numéro de document 02713153
Statut Délivré - en vigueur
Date de dépôt 2009-02-20
Date de disponibilité au public 2009-09-11
Date d'octroi 2014-02-11
Propriétaire XILINX, INC. (USA)
Inventeur(s)
  • Im, Hsung Jai
  • Paak, Sunhom
  • Ang, Boon Yong

Abrégé

At least one MOS parameter of a MOS fuse (200) is characterized to provide at least one MOS parameter reference value. Then, the MOS fuse (200) is programmed by applying a programming signal to the fuse terminals (204, 206) so that programming current flows through the fuse link (202). The fuse resistance is measured to provide a measured fuse resistance associated with a first logic value. A MOS parameter of the programmed MOS fuse is measured to provide a measured MOS parameter value. The measured MOS parameter value is compared to the reference MOS parameter value to determine a second logic value of the MOS fuse, and a bit value is output based on the comparison.

Classes IPC  ?

  • H01L 23/525 - Dispositions pour conduire le courant électrique à l'intérieur du dispositif pendant son fonctionnement, d'un composant à un autre comprenant des interconnexions externes formées d'une structure multicouche de couches conductrices et isolantes inséparables du corps semi-conducteur sur lequel elles ont été déposées avec des interconnexions modifiables
  • G11C 17/16 - Mémoires mortes programmables une seule fois; Mémoires semi-permanentes, p.ex. cartes d'information pouvant être replacées à la main dans lesquelles le contenu est déterminé en établissant, en rompant ou en modifiant sélectivement les liaisons de connexion par une modification définitive de l'état des éléments de couplage, p.ex. mémoires PROM utilisant des liaisons électriquement fusibles
  • H01L 27/10 - Dispositifs consistant en une pluralité de composants semi-conducteurs ou d'autres composants à l'état solide formés dans ou sur un substrat commun comprenant des éléments de circuit passif intégrés avec au moins une barrière de potentiel ou une barrière de surface le substrat étant un corps semi-conducteur comprenant une pluralité de composants individuels dans une configuration répétitive

4.

SEMICONDUCTOR STACK ASSEMBLY HAVING REDUCED THERMAL SPREADING RESISTANCE AND METHODS OF MAKING SAME

      
Numéro de document 02713151
Statut Délivré - en vigueur
Date de dépôt 2009-02-20
Date de disponibilité au public 2009-09-11
Date d'octroi 2016-08-02
Propriétaire XILINX, INC. (USA)
Inventeur(s) Rahman, Arifur

Abrégé

Semiconductor assemblies having reduced thermal spreading resistance and methods of making the same are described. In an example, a semiconductor device (101) includes a primary integrated circuit (IC) die (102) and at least one secondary IC die (104) mounted on the primary IC die (102). A heat extraction element (110) includes a base (109) mounted to the semiconductor device (101) such that each of the at least one secondary IC die (104) is between the primary IC die (102) and the heat extraction element (110). At least one dummy fill (106) is adjacent the at least one secondary IC die (104), and each thermally couples the primary IC die (102) to the heat extraction element (110).

Classes IPC  ?

  • H01L 25/065 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide les dispositifs étant tous d'un type prévu dans le même sous-groupe des groupes , ou dans une seule sous-classe de , , p.ex. ensembles de diodes redresseuses les dispositifs n'ayant pas de conteneurs séparés les dispositifs étant d'un type prévu dans le groupe
  • H01L 23/433 - Pièces auxiliaires caractérisées par leur forme, p.ex. pistons
  • H01L 25/16 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide les dispositifs étant de types couverts par plusieurs des groupes principaux , ou dans une seule sous-classe de , , p.ex. circuit hybrides

5.

BLOCK BOUNDARY DETECTION FOR A WIRELESS COMMUNICATION SYSTEM

      
Numéro de document 02713146
Statut Délivré - en vigueur
Date de dépôt 2009-02-19
Date de disponibilité au public 2009-09-03
Date d'octroi 2013-06-18
Propriétaire XILINX, INC. (USA)
Inventeur(s)
  • Rao, Raghavendar M.
  • Dick, Christopher H.

Abrégé

Method and apparatus for block boundary detection is described. A signal is received. The signal is quantized to provide a quantized signal to at least one correlator (310, 400, 500, 610) the quantized signal being a sequence of samples. The sequence of samples and a reference template including totaling partial results from the at least one correlator (310, 400, 500, 610) are cross-correlated to provide a result, the result being a symbol timing synchronization responsive to the cross-correlation also known as block boundary detection. The cross-correlation is provided in part by combining by exclusive-ORing a regression vector obtained from the sequence of samples and a coefficient term vector obtained from the reference template.

Classes IPC  ?

  • H04L 27/28 - Systèmes utilisant des codes à fréquences multiples à émission simultanée de fréquences différentes, chacune représentant un élément de code
  • G06F 17/15 - Calcul de fonction de corrélation
  • H04L 27/06 - Circuits de démodulation; Circuits récepteurs

6.

A CIRCUIT FOR AND METHOD OF MINIMIZING POWER CONSUMPTION IN AN INTEGRATED CIRCUIT DEVICE

      
Numéro de document 02713142
Statut Délivré - en vigueur
Date de dépôt 2009-02-18
Date de disponibilité au public 2009-08-27
Date d'octroi 2014-05-06
Propriétaire XILINX, INC. (USA)
Inventeur(s)
  • Lakkapragada, Shankar
  • Lien, Scott Te-Sheng
  • Jang, Tetse
  • Jenkins, Iv, Jesse H.
  • Ng, Mark Men Bon

Abrégé

A method of minimizing power consumption in an integrated device is disclosed. The method comprises providing a plurality of circuit blocks having circuits for performing logic functions, wherein each circuit block consumes power in a static state (1202); coupling one of a plurality of operating voltages to each circuit block of the plurality of circuit blocks (1204); enabling a reduction of power consumed by a first set of circuit blocks by way of a first power reduction signal (1206); and enabling a reduction of power consumed by a second set of circuit blocks by way of a second power reduction signal (1208). A circuit (100, 200) for minimizing power consumption in a device is also disclosed.

Classes IPC  ?

  • H03K 19/00 - Circuits logiques, c. à d. ayant au moins deux entrées agissant sur une sortie; Circuits d'inversion
  • H03K 19/1778 - Circuits logiques, c. à d. ayant au moins deux entrées agissant sur une sortie; Circuits d'inversion utilisant des éléments spécifiés utilisant des circuits logiques élémentaires comme composants disposés sous forme matricielle - Détails structurels pour l'adaptation des paramètres physiques

7.

REDUCTION OF JITTER IN A SEMICONDUCTOR DEVICE BY CONTROLLING PRINTED CIRCUIT BOARD AND PACKAGE SUBSTRATE STACKUP

      
Numéro de document 02704023
Statut Délivré - en vigueur
Date de dépôt 2008-11-05
Date de disponibilité au public 2009-07-16
Date d'octroi 2013-08-13
Propriétaire XILINX, INC. (USA)
Inventeur(s) Duong, Anthony T.

Abrégé

A model and method are provided for lowering device jitter by controlling the stackup of PCB planes (1-24) so as to minimize inductance between a FPGA (105) and PCB voltage planes (3, 8, 13, 17, 22) for critical core voltages within the FPGA (105). Furthermore, a model and method are provided for lowering jitter by controlling the stackup of package substrate planes so as to minimize inductance between a die and substrate voltage planes for critical core voltages within the die.

Classes IPC  ?

8.

FORMATION OF A HYBRID INTEGRATED CIRCUIT DEVICE

      
Numéro de document 02704707
Statut Délivré - en vigueur
Date de dépôt 2008-10-21
Date de disponibilité au public 2009-07-09
Date d'octroi 2015-10-06
Propriétaire XILINX, INC. (USA)
Inventeur(s)
  • Karp, James
  • Young, Steven P.
  • New, Bernard J.
  • Nance, Scott S.
  • Crotty, Patrick J.

Abrégé

Formation of a hybrid integrated circuit device (400) is described. A design for the integrated circuit (100) is obtained and separated into at least two portions responsive to component sizes. A first die (200) is formed for a first portion of the hybrid integrated circuit device (400) using at least in part a first minimum dimension lithography. A second die (300) is formed for a second portion of the device using at least in part a second minimum dimension lithography, where the second die (300) has the second minimum dimension lithography as a smallest lithography used for the forming of the second die (300). The first die (200) and the second die (300) are attached to one another via coupling interconnects respectively thereof to provide the hybrid integrated circuit device (400).

Classes IPC  ?

  • H01L 21/58 - Montage des dispositifs à semi-conducteurs sur des supports
  • H01L 23/48 - Dispositions pour conduire le courant électrique vers le ou hors du corps à l'état solide pendant son fonctionnement, p.ex. fils de connexion ou bornes
  • H01L 25/065 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide les dispositifs étant tous d'un type prévu dans le même sous-groupe des groupes , ou dans une seule sous-classe de , , p.ex. ensembles de diodes redresseuses les dispositifs n'ayant pas de conteneurs séparés les dispositifs étant d'un type prévu dans le groupe

9.

A DOUBLE EXPOSURE SEMICONDUCTOR PROCESS FOR IMPROVED PROCESS MARGIN

      
Numéro de document 02693228
Statut Délivré - en vigueur
Date de dépôt 2008-08-05
Date de disponibilité au public 2009-02-12
Date d'octroi 2013-09-24
Propriétaire XILINX, INC. (USA)
Inventeur(s) Ho, Jonathan Jung-Ching

Abrégé

A double exposure semiconductor process is provided for improved process margin at reduced feature sizes. During a first processing sequence, features defining non-critical dimensions of a polysilicon interconnect structure are formed, while other portions of the polysilicon layer are left un-processed. During a second processing sequence, features that define the critical dimensions of the polysilicon interconnect structure are formed without the need to execute a photoresist trimming procedure. Accordingly, only an etch process is executed, which provides higher resolution processing to create the critical dimensions needed during the second processing sequence.

Classes IPC  ?

  • G03F 7/20 - Exposition; Appareillages à cet effet
  • G03F 7/00 - Production par voie photomécanique, p.ex. photolithographique, de surfaces texturées, p.ex. surfaces imprimées; Matériaux à cet effet, p.ex. comportant des photoréserves; Appareillages spécialement adaptés à cet effet
  • G03F 7/40 - Traitement après le dépouillement selon l'image, p.ex. émaillage

10.

METHOD OF AND CIRCUIT FOR SUPPRESSING NOISE IN A CIRCUIT

      
Numéro de document 02690231
Statut Délivré - en vigueur
Date de dépôt 2008-07-18
Date de disponibilité au public 2009-01-22
Date d'octroi 2013-02-12
Propriétaire XILINX, INC. (USA)
Inventeur(s) Duong, Anthony T.

Abrégé

A method of suppressing noise in a circuit (302) is disclosed. The method comprises providing a supply voltage (Vcc) to a first terminal (312) of the circuit; (302) providing a ground voltage to a second terminal (314) of the circuit; providing a clock signal to the circuit; and actively decoupling noise from at least one of the first terminal (312) and the second terminal (314) of the circuit (302) by actively decoupling noise synchronously with the clock signal. A circuit for suppressing noise in a circuit (302) is also disclosed.

Classes IPC  ?

  • H03K 19/003 - Modifications pour accroître la fiabilité
  • H03K 17/16 - Modifications pour éliminer les tensions ou courants parasites

11.

A CONTACT PAD AND METHOD OF FORMING A CONTACT PAD FOR AN INTEGRATED CIRCUIT

      
Numéro de document 02687424
Statut Délivré - en vigueur
Date de dépôt 2008-06-05
Date de disponibilité au public 2008-12-11
Date d'octroi 2013-09-24
Propriétaire XILINX, INC. (USA)
Inventeur(s) Zhang, Leilei

Abrégé

A contact pad in an integrated circuit is disclosed. The contact pad comprises a flat portion comprising a base (302) of the contact pad; a plurality of projections (304, 306, 308, 310, 312) extending from and substantially perpendicular to the flat portion; and a solder ball (108, 124) attached to the projections and the flat portion. A method of forming a contact pad is also disclosed.

Classes IPC  ?

  • H01L 23/485 - Dispositions pour conduire le courant électrique vers le ou hors du corps à l'état solide pendant son fonctionnement, p.ex. fils de connexion ou bornes formées de couches conductrices inséparables du corps semi-conducteur sur lequel elles ont été déposées formées de structures en couches comprenant des couches conductrices et isolantes, p.ex. contacts planaires

12.

ONE-TIME-PROGRAMMABLE LOGIC BIT WITH MULTIPLE LOGIC ELEMENTS

      
Numéro de document 02666120
Statut Délivré - en vigueur
Date de dépôt 2007-10-25
Date de disponibilité au public 2008-05-15
Date d'octroi 2010-09-14
Propriétaire XILINX, INC. (USA)
Inventeur(s)
  • Paak, Sunhom
  • Im, Hsung Jai
  • Ang, Boon Yong

Abrégé

A memory cell with a logic bit has a first one-time-programmable ("OTP") memory element providing a first OTP memory element output and a second OTP memory element providing a second OTP memory element output. A logic operator coupled to the first OTP memory element output and to the second OTP memory element output and provides a binary memory output of the memory cell. In a particular embodiment, the first OTP memory element is a different type of OTP memory than the second OTP memory element. Examples of the memory elements are polysilicon fuses having necks of different width, metsl fuses, and antifuses.

Classes IPC  ?

  • G11C 17/16 - Mémoires mortes programmables une seule fois; Mémoires semi-permanentes, p.ex. cartes d'information pouvant être replacées à la main dans lesquelles le contenu est déterminé en établissant, en rompant ou en modifiant sélectivement les liaisons de connexion par une modification définitive de l'état des éléments de couplage, p.ex. mémoires PROM utilisant des liaisons électriquement fusibles
  • H10B 80/00 - Ensembles de plusieurs dispositifs comprenant au moins un dispositif de mémoire couvert par la présente sous-classe
  • G11C 17/18 - Circuits auxiliaires, p.ex. pour l'écriture dans la mémoire
  • H01L 23/525 - Dispositions pour conduire le courant électrique à l'intérieur du dispositif pendant son fonctionnement, d'un composant à un autre comprenant des interconnexions externes formées d'une structure multicouche de couches conductrices et isolantes inséparables du corps semi-conducteur sur lequel elles ont été déposées avec des interconnexions modifiables

13.

METHOD AND APPARATUS FOR CAPACITANCE MULTIPLICATION WITHIN A PHASE LOCKED LOOP

      
Numéro de document 02632006
Statut Délivré - en vigueur
Date de dépôt 2006-12-05
Date de disponibilité au public 2007-06-21
Date d'octroi 2013-07-16
Propriétaire XILINX, INC. (USA)
Inventeur(s)
  • Robinson, Moises E.
  • Hassoun, Marwan M.
  • Swartzlander, Earl E., Jr.

Abrégé

A method and apparatus for capacitance multiplication using two charge pumps. A first charge pump (206) provides a current signal (I216) that is first conducted by a resistor (310) of an RC network and then split into three current paths prior to being conducted by a capacitor of the RC network. A first current path provides current to the capacitor (306) of the RC network from node (320). A second current path multiplies the current conducted by capacitor (306) by a first current multiplication factor. A third current path provides current to a second charge pump (208), which multiplies the current from the first charge pump (206) by a second current multiplication factor that has a fractional value with an inverse magnitude sign relative to the first current multiplication factor. The combination of the second and third current paths effectively multiplies the capacitance magnitude of capacitor (306).

Classes IPC  ?

  • H03L 7/093 - Commande automatique de fréquence ou de phase; Synchronisation utilisant un signal de référence qui est appliqué à une boucle verrouillée en fréquence ou en phase - Détails de la boucle verrouillée en phase concernant principalement l'agencement de détection de phase ou de fréquence y compris le filtrage ou l'amplification de son signal de sortie utilisant des caractéristiques de filtrage ou d'amplification particulières dans la boucle
  • H03H 11/40 - Convertisseurs d'impédance

14.

INTEGRATED CIRCUIT WITH CASCADING DSP SLICES

      
Numéro de document 02548327
Statut Délivré - en vigueur
Date de dépôt 2004-12-21
Date de disponibilité au public 2005-07-21
Date d'octroi 2015-10-20
Propriétaire XILINX, INC. (USA)
Inventeur(s)
  • Simkins, James M.
  • Young, Steven P.
  • Wong, Jennifer
  • New, Bernard J.
  • Ching, Alvin Y.

Abrégé

Described is an integrated circuit (IC) with columns of DSP slices that can be cascaded to create DSP circuits of varying size and complexity. Each DSP slice includes a plurality of operand input ports and a slice output port, all of which are programmably connected to general routing and logic resources. The operand ports receive operands for processing, and a slice output port conveys processed results. Each slice additionally includes a feedback port connected to the respective slice output port, to support accumulate functions in this embodiment, and a cascade input port connected to the output port of an upstream slice to support cascading.

Classes IPC  ?

  • G06F 15/78 - Architectures de calculateurs universels à programmes enregistrés comprenant une seule unité centrale
  • H03K 19/17748 - Circuits logiques, c. à d. ayant au moins deux entrées agissant sur une sortie; Circuits d'inversion utilisant des éléments spécifiés utilisant des circuits logiques élémentaires comme composants disposés sous forme matricielle - Détails structurels des ressources de configuration

15.

CHARACTERIZING CIRCUIT PERFORMANCE

      
Numéro de document 02548312
Statut Délivré - en vigueur
Date de dépôt 2004-12-09
Date de disponibilité au public 2005-07-14
Date d'octroi 2011-07-05
Propriétaire XILINX, INC. (USA)
Inventeur(s)
  • Yuan, Xiao-Jie
  • Hart, Michael J.
  • Ling, Zicheng Gary
  • Young, Steven P.

Abrégé

An integrated circuit (IC) includes multiple embedded test circuits that all include a ring oscillator coupled to a test load. The test load either is a direct short in the ring oscillator or else is a interconnect load that is representative of one of the interconnect layers in the IC. A model equation is defined for each embedded test circuit, with each model equation specifying the output delay of its associated embedded test circuit as a function of Front End OF the Line (FEOL) and Back End Of the Line (BEOL) parameters. The model equations are then solved for the various FEOL and BEOL parameters as functions of the test circuit output delays. Finally, measured output delay values are substituted in to these parameter equations to generate actual values for the various FEOL and BEOL parameters, thereby allowing any areas of concern to be quickly and accurately identified.

Classes IPC  ?

  • G01R 31/28 - Test de circuits électroniques, p.ex. à l'aide d'un traceur de signaux
  • G01R 31/3185 - Reconfiguration pour les essais, p.ex. LSSD, découpage
  • G01R 31/3187 - Tests intégrés

16.

PROGRAMMABLE LOGIC DEVICE INCLUDING PROGRAMMABLE MULTI-GIGABIT TRANSCEIVERS

      
Numéro de document 02536624
Statut Délivré - en vigueur
Date de dépôt 2004-09-10
Date de disponibilité au public 2005-03-24
Date d'octroi 2009-06-02
Propriétaire XILINX, INC. (USA)
Inventeur(s)
  • Groen, Eric D.
  • Boecker, Charles W.
  • Black, William C.
  • Irwin, Scott A.
  • Kryzak, Joseph N.
  • Chen, Yiqin
  • Jenkins, Andrew G.
  • Hoelscher, Aaron J.

Abrégé

A programmable logic device includes a plurality of programmable multi-gigabit transceivers, programmable logic fabric, and a control module. Each of the plurality of programmable multi-gigabit transceivers is individually programmed to a desired transceiving mode of operation in accordance with a plurality of transceiver settings. The programmable logic fabric is operably coupled to the plurality of programmable multi-gigabit transceivers and is configured to process at least a portion of the data being transceived via the multi-gigabit transceivers. The control module is operably coupled to produce the plurality of transceiver settings based on a desired mode of operation for the programmable logic device.

Classes IPC  ?

  • H04L 25/14 - Dispositifs diviseurs de canaux
  • G06F 15/76 - Architectures de calculateurs universels à programmes enregistrés
  • H03K 19/177 - Circuits logiques, c. à d. ayant au moins deux entrées agissant sur une sortie; Circuits d'inversion utilisant des éléments spécifiés utilisant des circuits logiques élémentaires comme composants disposés sous forme matricielle
  • H04B 1/40 - Circuits
  • H04L 9/18 - Chiffrement par modification sérielle et continue du flux d'éléments de données, p.ex. systèmes de codage en continu

17.

ANALOG FRONT-END WITH BUILT-IN EQUALIZATION

      
Numéro de document 02536628
Statut Délivré - en vigueur
Date de dépôt 2004-09-10
Date de disponibilité au public 2005-03-24
Date d'octroi 2014-05-06
Propriétaire XILINX, INC. (USA)
Inventeur(s)
  • Black, William C.
  • Boecker, Charles W.
  • Groen, Eric D.

Abrégé

An analog front-end having built-in equalization includes a control module and a tunable gain stage. The control module is operably coupled to provide a frequency response setting based on a channel response of a channel providing high-speed serial data to the analog front-end. The tunable gain stage includes a frequency dependent load and an amplifier input section. The frequency dependent load is adjusted based on the frequency response setting. The amplifier input section is operably coupled to the frequency dependent load and receives the high-speed serial data. In conjunction with the frequency dependent load, the amplifier input section amplifies and equalizes the high-speed serial data to produce an amplified and equalized serial data.

Classes IPC  ?

  • H04L 25/02 - Systèmes à bande de base - Détails

18.

TX LINE DRIVER WITH COMMON MODE IDLE STATE AND SELECTABLE SLEW RATES

      
Numéro de document 02536641
Statut Délivré - en vigueur
Date de dépôt 2004-09-10
Date de disponibilité au public 2005-03-24
Date d'octroi 2009-02-24
Propriétaire XILINX, INC. (USA)
Inventeur(s)
  • Groen, Eric D.
  • Boecker, Charles W.
  • Black, William C.

Abrégé

A transmit line driver with selectable slew rates and a common mode idle state comprises a capacitor array (186) of selectable capacitors coupled between a line driver (184) and a pre-driver (182) wherein a slew rate may be selected by the selectable capacitors. A common mode idle state is provided by coupling a selectable switch (214, 215) (MOSFET in the described embodiment) to a mirror device (198) that provides a bias current to the pre-driver wherein, when the bias current is removed by the switch, the pre-driver produces an output signal that is equal to the supply voltage for the circuit. Accordingly, a differential pair (202, 204) of the line driver are both biased on and provide a common mode idle state. The common mode idle state is equal to one half of an output signal magnitude for a logic one.

Classes IPC  ?

  • H04L 25/02 - Systèmes à bande de base - Détails
  • H03K 17/16 - Modifications pour éliminer les tensions ou courants parasites
  • H03K 19/00 - Circuits logiques, c. à d. ayant au moins deux entrées agissant sur une sortie; Circuits d'inversion
  • H04B 3/02 - Systèmes à ligne de transmission - Détails
  • H04L 12/02 - Réseaux de données à commutation - Détails

19.

DAC BASED LINE DRIVER WITH SELECTABLE PRE-EMPHASIS SIGNAL LEVELS

      
Numéro de document 02536626
Statut Délivré - en vigueur
Date de dépôt 2004-09-10
Date de disponibilité au public 2005-03-24
Date d'octroi 2011-08-23
Propriétaire XILINX, INC. (USA)
Inventeur(s)
  • Groen, Eric D.
  • Boecker, Charles W.
  • Black, William C.

Abrégé

A Transmit line driver with selectable pre-emphasis and driver signal magnitudes comprises a primary current driver for setting a primary current level and a pre-emphasis current driver that provides an additional amount of current that is superimposed with or added to the primary current level produced by the primary current driver. The pre-emphasis current has either negative or positive magnitude based upon a pre-emphasis signal logic state. A first current selection module defines a reference signal that is used to select the primary current driver output signal magnitude in a first current mirror, while a second current selection module is used to define a second reference signal that selects a pre-emphasis current driver signal magnitude in a second current mirror. Logic generates a binary signal to both the first and second current selection modules to select the current levels as well as the pre-emphasis signal.

Classes IPC  ?

  • H04L 25/02 - Systèmes à bande de base - Détails

20.

CHANNEL BONDING OF A PLURALITY OF MULTI-GIGABIT TRANSCEIVERS

      
Numéro de document 02538345
Statut Délivré - en vigueur
Date de dépôt 2004-09-10
Date de disponibilité au public 2005-03-24
Date d'octroi 2011-10-25
Propriétaire XILINX, INC. (USA)
Inventeur(s)
  • Kryzak, Joseph Neil
  • Hoelscher, Aaron J.
  • Rock, Thomas E.

Abrégé

A method for channel bonding begins when a master transceiver receives a channel bonding sequence. The process continues with the master transceiver generating a channel bonding request and transmitting it and channel bonding configuration information to the slave transceiver. The process continues with each slave receiving the channel bonding sequence, the channel bonding request and the channel bonding configuration information. The process continues as each slave processes the channel bonding request and the channel bonding sequence in accordance with the channel bonding configuration information to determine individual slave channel bonding start information. The process continues as the master processes the channel bonding sequence in accordance with the channel bonding configuration information and the channel bonding request to determine master channel bonding start information.

Classes IPC  ?

21.

COLUMNAR ARCHITECTURE FOR PLA OR FPGA

      
Numéro de document 02530796
Statut Délivré - en vigueur
Date de dépôt 2004-06-28
Date de disponibilité au public 2005-01-27
Date d'octroi 2010-06-01
Propriétaire XILINX, INC. (USA)
Inventeur(s) Young, Steven P.

Abrégé

An integrated circuit (IC) is disclosed having circuitry arranged in a plurality of columns. A column in the IC is essentially a series of aligned circuit elements of the same type that extends from a first edge of the IC to a second edge. In addition there may be a center column having circuit elements of different types.

Classes IPC  ?

  • H01L 27/118 - Circuits intégrés à tranche maîtresse
  • H01L 27/02 - Dispositifs consistant en une pluralité de composants semi-conducteurs ou d'autres composants à l'état solide formés dans ou sur un substrat commun comprenant des éléments de circuit passif intégrés avec au moins une barrière de potentiel ou une barrière de surface