Semiconductor Components Industries, L.L.C.

États‑Unis d’Amérique

Retour au propriétaire

1-100 de 5 429 pour Semiconductor Components Industries, L.L.C. et 3 filiales Trier par
Recheche Texte
Affiner par
Type PI
        Brevet 5 369
        Marque 60
Juridiction
        États-Unis 5 225
        International 180
        Canada 19
        Europe 5
Propriétaire / Filiale
[Owner] Semiconductor Components Industries, L.L.C. 5 344
SANYO Semiconductor Co., Ltd. 40
Truesense Imaging, Inc. 23
System Solutions Co., Ltd. 22
Date
Nouveautés (dernières 4 semaines) 24
2024 avril (MACJ) 16
2024 mars 16
2024 février 20
2024 janvier 19
Voir plus
Classe IPC
H01L 29/66 - Types de dispositifs semi-conducteurs 458
H02M 3/335 - Transformation d'une puissance d'entrée en courant continu en une puissance de sortie en courant continu avec transformation intermédiaire en courant alternatif par convertisseurs statiques utilisant des tubes à décharge avec électrode de commande ou des dispositifs à semi-conducteurs avec électrodes de commande pour produire le courant alternatif intermédiaire utilisant des dispositifs du type triode ou transistor exigeant l'application continue d'un signal de commande utilisant uniquement des dispositifs à semi-conducteurs 386
H01L 23/00 - DISPOSITIFS À SEMI-CONDUCTEURS NON COUVERTS PAR LA CLASSE - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide 361
H01L 27/146 - Structures de capteurs d'images 359
H01L 29/78 - Transistors à effet de champ l'effet de champ étant produit par une porte isolée 300
Voir plus
Classe NICE
09 - Appareils et instruments scientifiques et électriques 43
42 - Services scientifiques, technologiques et industriels, recherche et conception 28
40 - Traitement de matériaux; recyclage, purification de l'air et traitement de l'eau 20
16 - Papier, carton et produits en ces matières 6
39 - Services de transport, emballage et entreposage; organisation de voyages 3
Voir plus
Statut
En Instance 314
Enregistré / En vigueur 5 115
  1     2     3     ...     55        Prochaine page

1.

LOW STRESS ASYMMETRIC DUAL SIDE MODULE

      
Numéro d'application 18398589
Statut En instance
Date de dépôt 2023-12-28
Date de la première publication 2024-04-18
Propriétaire SEMICONDUCTOR COMPONENTS INDUSTRIES, LLC (USA)
Inventeur(s)
  • Chew, Chee Hiong
  • Prajuckamol, Atapol
  • St. Germain, Stephen
  • Lin, Yusheng

Abrégé

Implementations of semiconductor packages may include: a first substrate having two or more die coupled to a first side, a clip coupled to each of the two or more die on the first substrate and a second substrate having two or more die coupled to a first side of the second substrate. A clip may be coupled to each of the two or more die on the second substrate. The package may include two or more spacers coupled to the first side of the first substrate and a lead frame between the first substrate and the second substrate and a molding compound. A second side of each of the first substrate and the second substrate may be exposed through the molding compound. A perimeter of the first substrate and a perimeter of the second substrate may not fully overlap when coupled through the two or more spacers.

Classes IPC  ?

  • H01L 25/07 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide les dispositifs étant tous d'un type prévu dans le même sous-groupe des groupes , ou dans une seule sous-classe de , , p.ex. ensembles de diodes redresseuses les dispositifs n'ayant pas de conteneurs séparés les dispositifs étant d'un type prévu dans le groupe
  • H01L 23/00 - DISPOSITIFS À SEMI-CONDUCTEURS NON COUVERTS PAR LA CLASSE - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
  • H01L 23/367 - Refroidissement facilité par la forme du dispositif
  • H01L 25/00 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide

2.

SEMICONDUCTOR DEVICE WITH STACKED CONDUCTIVE LAYERS AND RELATED METHODS

      
Numéro d'application 18485565
Statut En instance
Date de dépôt 2023-10-12
Date de la première publication 2024-04-18
Propriétaire SEMICONDUCTOR COMPONENTS INDUSTRIES, LLC (USA)
Inventeur(s)
  • Noma, Takashi
  • Ishibe, Shinzo

Abrégé

A device may include an insulating layer disposed on a frontside of a semiconductor layer, and may include a first conductive contact disposed in a first opening in the insulating layer. The device may include a second conductive contact disposed in a second opening in the insulating layer, and may include a stacked conductive layer disposed on the first conductive contact and excluded from the second conductive contact.

Classes IPC  ?

  • H01L 23/00 - DISPOSITIFS À SEMI-CONDUCTEURS NON COUVERTS PAR LA CLASSE - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide

3.

LOW-LATENCY COMMUNICATION PROTOCOL FOR BINAURAL APPLICATIONS

      
Numéro d'application 18391468
Statut En instance
Date de dépôt 2023-12-20
Date de la première publication 2024-04-18
Propriétaire SEMICONDUCTOR COMPONENTS INDUSTRIES, LLC (USA)
Inventeur(s)
  • Coenen, Ivo Leonardus
  • Mitchler, Dennis Wayne

Abrégé

Hearing instruments, such as hearing aids, may improve a quality of presented audio through the use of a binaural application, such as beamforming. The binaural application may require communication between the hearing instruments so that audio from a left hearing instrument may be combined with audio from a right hearing instrument. The combining at a hearing instrument can require synchronizing audio sampled locally with sampled audio received from wireless communication. This synchronization may cause a noticeable delay of an output of the binaural application if the latency of the wireless communication is not low (e.g., a few samples of delay). Presented herein is a low-latency communication protocol that communicates packets on a sample-by-sample basis and that compensates for delays caused by overhead protocol data transmitted with the audio data.

Classes IPC  ?

  • H04R 25/00 - Appareils pour sourds
  • H04B 5/70 - spécialement adaptés à des fins spécifiques

4.

ASSEMBLIES WITH EMBEDDED SEMICONDUCTOR DEVICE MODULES AND RELATED METHODS

      
Numéro d'application 18487835
Statut En instance
Date de dépôt 2023-10-16
Date de la première publication 2024-04-18
Propriétaire SEMICONDUCTOR COMPONENTS INDUSTRIES, LLC (USA)
Inventeur(s)
  • Zschieschang, Olaf
  • Jeon, Oseob
  • Kim, Jihwan
  • Paul, Roveendra
  • Neumaier, Klaus
  • Teysseyre, Jerome

Abrégé

In a general aspect, an assembly includes a panel of organic substrate core material having a cavity defined therein, a module substrate disposed in the cavity, and a semiconductor die disposed on the module substrate. The assembly also includes a layer of prepreg organic substrate material, and a metal layer. The module substrate and the semiconductor die are embedded in the cavity by the layer of prepreg organic substrate material and the metal layer. The metal layer is electrically coupled with at least one of the semiconductor die or the module substrate.

Classes IPC  ?

  • H01L 23/538 - Dispositions pour conduire le courant électrique à l'intérieur du dispositif pendant son fonctionnement, d'un composant à un autre la structure d'interconnexion entre une pluralité de puces semi-conductrices se trouvant au-dessus ou à l'intérieur de substrats isolants
  • H01L 21/56 - Capsulations, p.ex. couches de capsulation, revêtements
  • H01L 23/00 - DISPOSITIFS À SEMI-CONDUCTEURS NON COUVERTS PAR LA CLASSE - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide

5.

POWER MODULE PACKAGE HAVING MIRRORED LEADS

      
Numéro d'application 18485966
Statut En instance
Date de dépôt 2023-10-12
Date de la première publication 2024-04-18
Propriétaire SEMICONDUCTOR COMPONENTS INDUSTRIES, LLC (USA)
Inventeur(s)
  • Im, Seungwon
  • Park, Jeonghyuk
  • Lee, Keunhyuk
  • Teysseyre, Jerome
  • Bilardo, Paolo

Abrégé

In one general aspect, an apparatus can include a semiconductor die, a molding material disposed around at least a portion of the semiconductor die, and a pair of leads electrically coupled to the semiconductor die and aligned along a first direction from the molding material. The molding material can define an elongated protrusion aligned along a second direction orthogonal to the first direction, and a notch disposed between the pair of leads.

Classes IPC  ?

  • H01L 23/31 - Capsulations, p.ex. couches de capsulation, revêtements caractérisées par leur disposition
  • H01L 21/56 - Capsulations, p.ex. couches de capsulation, revêtements
  • H01L 23/367 - Refroidissement facilité par la forme du dispositif
  • H01L 23/495 - Cadres conducteurs

6.

INTEGRATED SUBSTRATES AND RELATED METHODS

      
Numéro d'application 18182552
Statut En instance
Date de dépôt 2023-03-13
Date de la première publication 2024-04-11
Propriétaire SEMICONDUCTOR COMPONENTS INDUSTRIES, LLC (USA)
Inventeur(s)
  • Jeon, Oseob
  • Kang, Dongwook
  • Im, Seungwon
  • Kim, Jihwan

Abrégé

An integrated substrate may include a conductor layer; a heat sink including a plurality of fins extending therefrom; and a dielectric layer including boron nitride chemically bonded to the conductor layer and to the heat sink with an epoxy.

Classes IPC  ?

  • H01L 23/373 - Refroidissement facilité par l'emploi de matériaux particuliers pour le dispositif
  • H01L 21/48 - Fabrication ou traitement de parties, p.ex. de conteneurs, avant l'assemblage des dispositifs, en utilisant des procédés non couverts par l'un uniquement des groupes
  • H01L 21/56 - Capsulations, p.ex. couches de capsulation, revêtements
  • H01L 23/31 - Capsulations, p.ex. couches de capsulation, revêtements caractérisées par leur disposition
  • H01L 23/367 - Refroidissement facilité par la forme du dispositif
  • H01L 23/495 - Cadres conducteurs

7.

BLACK MASK ON GLASS SYSTEMS AND RELATED METHODS

      
Numéro d'application 18473659
Statut En instance
Date de dépôt 2023-09-25
Date de la première publication 2024-04-11
Propriétaire SEMICONDUCTOR COMPONENTS INDUSTRIES, LLC (USA)
Inventeur(s)
  • Bardel, Gregg
  • Tai, Shih-Chang
  • Yasuda, Shunsuke
  • Wu, Weng-Jin

Abrégé

Implementations of a cover for an image sensor may include an optically transmissive portion and a black mask layer applied as a strip adjacent a perimeter of a largest planar surface of the optically transmissive portion. The first edge of the strip closest to the perimeter may be separated from the perimeter by a predetermined distance.

Classes IPC  ?

8.

REFERENCE PIXEL COLUMN READOUT

      
Numéro d'application 17938208
Statut En instance
Date de dépôt 2022-10-05
Date de la première publication 2024-04-11
Propriétaire SEMICONDUCTOR COMPONENTS INDUSTRIES, LLC (USA)
Inventeur(s)
  • Cowley, Nicholas Paul
  • Talbot, Andrew David

Abrégé

An image sensor may include an image sensor pixel array. The image sensor pixel array may include active image sensor pixels that generate image data based on incident light and reference pixels that are optically black for generating reference data for noise compensation. Sets of reference pixels in the same row may be coupled to respective shared readout paths in a source follower binning configuration. The shared readout path may be could to downstream readout circuits. The use of shared readout paths for the reference pixels can reduce the number of reference pixel readout paths. If desired, pixel circuitry may be implemented on a first die, while readout circuitry and at least a portion of the reference pixel readout paths may be implemented on a second die mounted to the first die.

Classes IPC  ?

  • H04N 5/365 - Traitement du bruit, p.ex. détection, correction, réduction ou élimination du bruit appliqué au bruit à motif fixe, p.ex. non-uniformité de la réponse
  • H01L 27/146 - Structures de capteurs d'images
  • H04N 5/3745 - Capteurs adressés, p.ex. capteurs MOS ou CMOS ayant des composants supplémentaires incorporés au sein d'un pixel ou connectés à un groupe de pixels au sein d'une matrice de capteurs, p.ex. mémoires, convertisseurs A/N, amplificateurs de pixels, circuits communs ou composants communs
  • H04N 5/378 - Circuits de lecture, p.ex. circuits d’échantillonnage double corrélé [CDS], amplificateurs de sortie ou convertisseurs A/N

9.

NEGATIVE CHARGE EXTRACTION STRUCTURE FOR EDGE TERMINATION

      
Numéro d'application 18137329
Statut En instance
Date de dépôt 2023-04-20
Date de la première publication 2024-04-11
Propriétaire SEMICONDUCTOR COMPONENTS INDUSTRIES, LLC (USA)
Inventeur(s)
  • Seok, Kyoung Wook
  • Drowley, Clifford
  • Walker, Andrew J.
  • Edwards, Andrew P.

Abrégé

A gallium nitride (GaN) power device includes a GaN substrate structure having a first surface and a second surface, a metallic layer coupled to the second surface of the GaN substrate structure, and an active region including an array of vertical fin-based field effect transistors (FinFETs) coupled to the GaN substrate structure. The GaN power device also includes an edge termination structure circumscribing the active region and a seal ring structure circumscribing the edge termination structure and comprising a seal ring metal pad operable to conduct charge from the edge termination structure to the metallic layer.

Classes IPC  ?

  • H01L 29/78 - Transistors à effet de champ l'effet de champ étant produit par une porte isolée
  • H01L 29/06 - Corps semi-conducteurs caractérisés par les formes, les dimensions relatives, ou les dispositions des régions semi-conductrices
  • H01L 29/20 - Corps semi-conducteurs caractérisés par les matériaux dont ils sont constitués comprenant, à part les matériaux de dopage ou autres impuretés, uniquement des composés AIIIBV
  • H01L 29/417 - Electrodes caractérisées par leur forme, leurs dimensions relatives ou leur disposition relative transportant le courant à redresser, à amplifier ou à commuter
  • H01L 29/45 - Electrodes à contact ohmique
  • H01L 29/66 - Types de dispositifs semi-conducteurs

10.

SYSTEMS AND METHODS FOR DESIGNING A DISCRETE DEVICE PRODUCT

      
Numéro d'application 18539697
Statut En instance
Date de dépôt 2023-12-14
Date de la première publication 2024-04-11
Propriétaire SEMICONDUCTOR COMPONENTS INDUSTRIES, LLC (USA)
Inventeur(s)
  • Victory, James Joseph
  • Neyer, Thomas
  • Xiao, Yunpeng
  • Jang, Hyeongwoo
  • Dingenen, Peter
  • Valenta, Vaclav
  • Baghaie Yazdi, Mehrdad
  • Rexer, Christopher Lawrence
  • Benczkowski, Stanley
  • Bordignon, Thierry
  • Chu, Wai Lun
  • Sickaruk, Roman

Abrégé

Implementations disclosed herein may include receiving from a user a selection of at least one die, a package type, and at least one test condition; generating, using a processor, a product die configuration and a product package configuration using a predictive modeling module and the at least one die and the package type; generating a graphic design system file; generating a package bonding diagram; generating a product spice model of the discrete device product using a technology computer aided design module; generating, using a processor, one or more datasheet characteristics of the discrete device product with the product SPICE model; generating a product datasheet for the discrete device product using the graphic design system file; and using a second interface generated by a computing device to provide access to the graphic design system file, the package bonding diagram, the product datasheet, and the product SPICE model.

Classes IPC  ?

  • G06F 30/31 - Saisie informatique, p.ex. éditeurs spécifiquement adaptés à la conception de circuits
  • G06F 30/367 - Vérification de la conception, p.ex. par simulation, programme de simulation avec emphase de circuit intégré [SPICE], méthodes directes ou de relaxation
  • G06F 30/392 - Conception de plans ou d’agencements, p.ex. partitionnement ou positionnement
  • G06F 30/398 - Vérification ou optimisation de la conception, p.ex. par vérification des règles de conception [DRC], vérification de correspondance entre géométrie et schéma [LVS] ou par les méthodes à éléments finis [MEF]
  • G06N 3/04 - Architecture, p.ex. topologie d'interconnexion
  • G06N 3/08 - Méthodes d'apprentissage

11.

POWER MODULE PACKAGE FOR DIRECT COOLING MULTIPLE POWER MODULES

      
Numéro d'application 18542230
Statut En instance
Date de dépôt 2023-12-15
Date de la première publication 2024-04-11
Propriétaire SEMICONDUCTOR COMPONENTS INDUSTRIES, LLC (USA)
Inventeur(s)
  • Teysseyre, Jerome
  • Yoo, Inpil
  • Eom, Jooyang

Abrégé

According to an aspect, a power module package includes a plurality of power modules including a first power module and a second power module, a plurality of heat sinks including a first heat sink coupled to the first power module and a second heat sink coupled to the second power module, and a module carrier coupled to the plurality of power modules, where the module carrier includes a first region defining a first heat-sink slot and a second region defining a second heat-sink slot. The first heat sink extends at least partially through the first heat-sink slot and the second heat sink extends at least partially through the second heat-sink slot. The power module package includes a housing coupled to the module carrier and a ring member located between the module carrier and the housing.

Classes IPC  ?

  • H01L 25/00 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
  • H01L 23/367 - Refroidissement facilité par la forme du dispositif
  • H01L 23/467 - Dispositions pour le refroidissement, le chauffage, la ventilation ou la compensation de la température impliquant le transfert de chaleur par des fluides en circulation par une circulation de gaz, p.ex. d'air
  • H01L 23/473 - Dispositions pour le refroidissement, le chauffage, la ventilation ou la compensation de la température impliquant le transfert de chaleur par des fluides en circulation par une circulation de liquides
  • H01L 25/07 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide les dispositifs étant tous d'un type prévu dans le même sous-groupe des groupes , ou dans une seule sous-classe de , , p.ex. ensembles de diodes redresseuses les dispositifs n'ayant pas de conteneurs séparés les dispositifs étant d'un type prévu dans le groupe
  • H01L 25/18 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide les dispositifs étant de types prévus dans plusieurs sous-groupes différents du même groupe principal des groupes , ou dans une seule sous-classe de ,

12.

POWER SYSTEM HAVING MULTI-TRIGGER ALL-PHASE ACTIVATION

      
Numéro d'application 18045630
Statut En instance
Date de dépôt 2022-10-11
Date de la première publication 2024-04-11
Propriétaire SEMICONDUCTOR COMPONENTS INDUSTRIES, LLC (USA)
Inventeur(s)
  • Spillane, Margaret
  • Burke, Kieran
  • Dillon, Gary

Abrégé

A multi-phase power system configured to add and remove phases according to a plurality of states can increase the efficiency of the power system, which can increase a battery life in mobile applications. After phases are shed, a load may quickly change requiring all phases to be activated before an over current protection triggers a shutdown. The response of the power system to these load transients may be improved through the use of multiple triggers, which can provide an early warning of the changing load requirements more accurately and consistently than a single trigger.

Classes IPC  ?

  • H02M 1/00 - APPAREILS POUR LA TRANSFORMATION DE COURANT ALTERNATIF EN COURANT ALTERNATIF, DE COURANT ALTERNATIF EN COURANT CONTINU OU VICE VERSA OU DE COURANT CONTINU EN COURANT CONTINU ET EMPLOYÉS AVEC LES RÉSEAUX DE DISTRIBUTION D'ÉNERGIE OU DES SYSTÈMES D'ALI; TRANSFORMATION D'UNE PUISSANCE D'ENTRÉE EN COURANT CONTINU OU COURANT ALTERNATIF EN UNE PUISSANCE DE SORTIE DE CHOC; LEUR COMMANDE OU RÉGULATION - Détails d'appareils pour transformation
  • H02M 1/32 - Moyens pour protéger les convertisseurs autrement que par mise hors circuit automatique
  • H02M 1/36 - Moyens pour mettre en marche ou arrêter les convertisseurs

13.

BODY BRAKE CONTROL FOR MULTISTAGE POWER CONVERTER

      
Numéro d'application 17938397
Statut En instance
Date de dépôt 2022-10-06
Date de la première publication 2024-04-11
Propriétaire SEMICONDUCTOR COMPONENTS INDUSTRIES, LLC (USA)
Inventeur(s)
  • Leone, Salvatore
  • Zafarana, Alessandro

Abrégé

Systems for power conversion, and controllers and methods for operating a multiage power converter. The method includes determining a target body brake time period for setting a load current of the multistage power converter below a predetermined threshold. The method also includes activating a body brake condition for the multistage power converter. The method further includes turning off each stage in the multistage power converter when the body brake condition is active. The method also includes deactivating the body brake condition after the target body brake time period following an activation of the body brake condition.

Classes IPC  ?

  • H02M 3/158 - Transformation d'une puissance d'entrée en courant continu en une puissance de sortie en courant continu sans transformation intermédiaire en courant alternatif par convertisseurs statiques utilisant des tubes à décharge avec électrode de commande ou des dispositifs à semi-conducteurs avec électrode de commande utilisant des dispositifs du type triode ou transistor exigeant l'application continue d'un signal de commande utilisant uniquement des dispositifs à semi-conducteurs avec commande automatique de la tension ou du courant de sortie, p.ex. régulateurs à commutation comprenant plusieurs dispositifs à semi-conducteurs comme dispositifs de commande finale pour une charge unique
  • H02M 1/00 - APPAREILS POUR LA TRANSFORMATION DE COURANT ALTERNATIF EN COURANT ALTERNATIF, DE COURANT ALTERNATIF EN COURANT CONTINU OU VICE VERSA OU DE COURANT CONTINU EN COURANT CONTINU ET EMPLOYÉS AVEC LES RÉSEAUX DE DISTRIBUTION D'ÉNERGIE OU DES SYSTÈMES D'ALI; TRANSFORMATION D'UNE PUISSANCE D'ENTRÉE EN COURANT CONTINU OU COURANT ALTERNATIF EN UNE PUISSANCE DE SORTIE DE CHOC; LEUR COMMANDE OU RÉGULATION - Détails d'appareils pour transformation
  • H02M 1/42 - Circuits ou dispositions pour corriger ou ajuster le facteur de puissance dans les convertisseurs ou les onduleurs

14.

INTEGRATED SUBSTRATES AND RELATED METHODS

      
Numéro d'application US2023075599
Numéro de publication 2024/076880
Statut Délivré - en vigueur
Date de dépôt 2023-09-29
Date de publication 2024-04-11
Propriétaire SEMICONDUCTOR COMPONENTS INDUSTRIES, LLC (USA)
Inventeur(s)
  • Jeon, Oseob
  • Kang, Dongwook
  • Im, Seungwon
  • Kim, Jihwan

Abrégé

An integrated substrate (88) may include a conductor layer (92); a heat sink (94) including a plurality of fins extending therefrom; and a dielectric layer (90) including boron nitride chemically bonded to the conductor layer (92) and to the heat sink (94) with an epoxy.

Classes IPC  ?

  • C04B 37/02 - Liaison des articles céramiques cuits avec d'autres articles céramiques cuits ou d'autres articles, par chauffage avec des articles métalliques
  • H01L 21/48 - Fabrication ou traitement de parties, p.ex. de conteneurs, avant l'assemblage des dispositifs, en utilisant des procédés non couverts par l'un uniquement des groupes
  • H01L 23/14 - Supports, p.ex. substrats isolants non amovibles caractérisés par le matériau ou par ses propriétés électriques
  • H01L 23/373 - Refroidissement facilité par l'emploi de matériaux particuliers pour le dispositif
  • H01L 23/495 - Cadres conducteurs
  • H01L 23/31 - Capsulations, p.ex. couches de capsulation, revêtements caractérisées par leur disposition
  • C08K 3/38 - Composés contenant du bore
  • H01L 23/433 - Pièces auxiliaires caractérisées par leur forme, p.ex. pistons
  • H01L 23/367 - Refroidissement facilité par la forme du dispositif

15.

A COMBINED SHORT-WAVELENGTH INFRARED AND VISIBLE LIGHT SENSOR

      
Numéro d'application US2023076407
Numéro de publication 2024/077300
Statut Délivré - en vigueur
Date de dépôt 2023-10-10
Date de publication 2024-04-11
Propriétaire SEMICONDUCTOR COMPONENTS INDUSTRIES, LLC (USA)
Inventeur(s)
  • Jatou, Ross, F.
  • Korobov, Vladimir
  • Borthakur, Swarnal

Abrégé

A sensor (200, 500, 700) includes an array of optically active pixels disposed on a semiconductor die (210, 510, 710). The array of optically active pixels includes at least one pixel (P1) configured to detect short wavelength infrared radiation (SWIR), and at least one pixel (P2) configured to detect visible light incident on the sensor.

Classes IPC  ?

  • H04N 23/13 - Caméras ou modules de caméras comprenant des capteurs d'images électroniques; Leur commande pour générer des signaux d'image à partir de différentes longueurs d'onde avec plusieurs capteurs
  • H01L 31/00 - Dispositifs à semi-conducteurs sensibles aux rayons infrarouges, à la lumière, au rayonnement électromagnétique d'ondes plus courtes, ou au rayonnement corpusculaire, et spécialement adaptés, soit comme convertisseurs de l'énergie dudit rayonnement e; Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de ces dispositifs ou de leurs parties constitutives; Leurs détails

16.

SILICON PHOTOMULTIPLIER (SiPM) HAVING AN IMPROVED SIGNAL-TO-NOISE RATIO

      
Numéro d'application US2023075500
Numéro de publication 2024/073653
Statut Délivré - en vigueur
Date de dépôt 2023-09-29
Date de publication 2024-04-04
Propriétaire SEMICONDUCTOR COMPONENTS INDUSTRIES, LLC (USA)
Inventeur(s)
  • Barry, Colin
  • Buckley, Steven John
  • Sesta, Vincenzo
  • Tadmor, Erez

Abrégé

A method includes identifying a region of interest (110) on an array of single-photon avalanche photodiodes (300, 310, 320) disposed on a surface (S) of a semiconductor device (100), enabling the single-photon avalanche photodiodes in the region of interest, and disabling the single-photon avalanche photodiodes that are outside the region of interest. The method further includes, in response to illumination incident on the surface of the semiconductor device, combining photocurrent outputs of the single-photon avalanche photodiodes in the region of interest in an analog photocurrent output channel (CH A, CH, B, CH C, CH S) of the semiconductor device.

17.

SEMICONDUCTOR DEVICES WITH SINGLE-PHOTON AVALANCHE DIODES AND LIGHT SPREADING LENSES

      
Numéro d'application 18527753
Statut En instance
Date de dépôt 2023-12-04
Date de la première publication 2024-03-28
Propriétaire SEMICONDUCTOR COMPONENTS INDUSTRIES, LLC (USA)
Inventeur(s) Mcgarvey, Brian Patrick

Abrégé

An imaging device may include single-photon avalanche diodes (SPADs). The single-photon avalanche diodes may be arranged in a one-dimensional or two-dimensional array in a SPAD-based semiconductor device. The SPAD-based semiconductor device may also include a transparent cover glass that is formed over the array of SPADs. Each line of SPADs within the SPAD-based semiconductor device may be covered by a respective light spreading lens. The light spreading lens may be formed as a groove in an upper surface of the transparent cover glass. The light spreading lens may have a uniform cross-section along its length. The light spreading lens may be formed as a convex lens on an upper or lower surface of the transparent cover glass.

Classes IPC  ?

  • H01L 27/146 - Structures de capteurs d'images
  • H01L 31/0232 - Dispositifs à semi-conducteurs sensibles aux rayons infrarouges, à la lumière, au rayonnement électromagnétique d'ondes plus courtes, ou au rayonnement corpusculaire, et spécialement adaptés, soit comme convertisseurs de l'énergie dudit rayonnement e; Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de ces dispositifs ou de leurs parties constitutives; Leurs détails - Détails Éléments ou dispositions optiques associés au dispositif
  • H01L 31/107 - Dispositifs sensibles au rayonnement infrarouge, visible ou ultraviolet caractérisés par une seule barrière de potentiel ou de surface la barrière de potentiel fonctionnant en régime d'avalanche, p.ex. photodiode à avalanche

18.

SEMICONDUCTOR PACKAGES WITH AN ARRAY OF SINGLE-PHOTON AVALANCHE DIODES SPLIT BETWEEN MULTIPLE SEMICONDUCTOR DICE

      
Numéro d'application 18525991
Statut En instance
Date de dépôt 2023-12-01
Date de la première publication 2024-03-28
Propriétaire SEMICONDUCTOR COMPONENTS INDUSTRIES, LLC (USA)
Inventeur(s) Mcgarvey, Brian Patrick

Abrégé

A semiconductor package may include a line array of single-photon avalanche diodes (SPADs). The line array of single-photon avalanche diodes may be split between multiple silicon dice. Each silicon die may be overlapped by at least one lens to focus light away from gaps between the dice and towards the single-photon avalanche diodes. There may be one single-photon avalanche diode for each silicon die or multiple single-photon avalanche diodes for each silicon die. When there are multiple single-photon avalanche diodes for each silicon die, lenses may be formed over only the edge single-photon avalanche diodes.

Classes IPC  ?

  • H01L 25/04 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide les dispositifs étant tous d'un type prévu dans le même sous-groupe des groupes , ou dans une seule sous-classe de , , p.ex. ensembles de diodes redresseuses les dispositifs n'ayant pas de conteneurs séparés
  • H01L 25/065 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide les dispositifs étant tous d'un type prévu dans le même sous-groupe des groupes , ou dans une seule sous-classe de , , p.ex. ensembles de diodes redresseuses les dispositifs n'ayant pas de conteneurs séparés les dispositifs étant d'un type prévu dans le groupe
  • H01L 27/146 - Structures de capteurs d'images
  • H01L 31/0232 - Dispositifs à semi-conducteurs sensibles aux rayons infrarouges, à la lumière, au rayonnement électromagnétique d'ondes plus courtes, ou au rayonnement corpusculaire, et spécialement adaptés, soit comme convertisseurs de l'énergie dudit rayonnement e; Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de ces dispositifs ou de leurs parties constitutives; Leurs détails - Détails Éléments ou dispositions optiques associés au dispositif

19.

Imaging systems with distributed and delay-locked control

      
Numéro d'application 18062920
Numéro de brevet 11943553
Statut Délivré - en vigueur
Date de dépôt 2022-12-07
Date de la première publication 2024-03-26
Date d'octroi 2024-03-26
Propriétaire SEMICONDUCTOR COMPONENTS INDUSTRIES, LLC (USA)
Inventeur(s) Fadida, Gal

Abrégé

An image sensor may include an array of image sensor pixels. Pixel control circuitry may provide control signals to the array of image sensor pixels. The pixel control circuitry may include a plurality of driver units that each generate a control signal for a different set of image sensor pixels. The control signal generated by each of the driver units may be delayed relative to each other. A voltage-controlled delay line may provide delayed outputs to each of the driver units. Delay lock circuitry coupled to the voltage-controlled delay line may fix the delay exhibited across the delay line using corresponding global and local bias voltages provided to each of the inverters in the delay line.

Classes IPC  ?

  • H04N 25/779 - Circuits de balayage ou d'adressage de la matrice de pixels
  • H03K 3/86 - Génération d'impulsions au moyen de lignes à retard non couverte par les sous-groupes précédents
  • H04N 25/704 - Pixels spécialement adaptés à la mise au point, p. ex. des ensembles de pixels à différence de phase
  • H04N 25/709 - Circuits de commande de l'alimentation électrique
  • H04N 25/711 - Registres à report et intégration [TDI]; Registres à décalage TDI
  • H04N 25/766 - Capteurs adressés, p.ex. capteurs MOS ou CMOS comprenant des lignes de commande ou de sortie utilisées pour une pluralité de fonctions, p. ex. pour la sortie, la commande, la réinitialisation ou l'alimentation des pixels

20.

BOOTSTRAP CLAMP CIRCUIT AND METHOD

      
Numéro d'application 17933935
Statut En instance
Date de dépôt 2022-09-21
Date de la première publication 2024-03-21
Propriétaire SEMICONDUCTOR COMPONENTS INDUSTRIES, LLC (USA)
Inventeur(s)
  • Ptacek, Karel
  • Chopra, Dhruv

Abrégé

A driver is suitable for use with a gallium nitride (GaN) power stage, and includes a voltage regulator and a high side driver. The voltage regulator provides a boot voltage between first and second terminals thereof that varies within a range between a turn-on voltage of a GaN transistor, and a safe voltage limit between a gate and a source thereof throughout an active time of said GaN transistor. The high side driver has an input for receiving a high side drive signal, an output for coupling to said gate of said GaN transistor, a power supply terminal coupled to said first terminal of said voltage regulator, and a ground terminal for coupled to said second terminal of said voltage regulator.

Classes IPC  ?

  • H02M 1/088 - Circuits spécialement adaptés à la production d'une tension de commande pour les dispositifs à semi-conducteurs incorporés dans des convertisseurs statiques pour la commande simultanée de dispositifs à semi-conducteurs connectés en série ou en parallèle
  • H02M 1/00 - APPAREILS POUR LA TRANSFORMATION DE COURANT ALTERNATIF EN COURANT ALTERNATIF, DE COURANT ALTERNATIF EN COURANT CONTINU OU VICE VERSA OU DE COURANT CONTINU EN COURANT CONTINU ET EMPLOYÉS AVEC LES RÉSEAUX DE DISTRIBUTION D'ÉNERGIE OU DES SYSTÈMES D'ALI; TRANSFORMATION D'UNE PUISSANCE D'ENTRÉE EN COURANT CONTINU OU COURANT ALTERNATIF EN UNE PUISSANCE DE SORTIE DE CHOC; LEUR COMMANDE OU RÉGULATION - Détails d'appareils pour transformation

21.

PRECISION OPERATIONAL AMPLIFIER WITH A FLOATING INPUT STAGE

      
Numéro d'application 18262626
Statut En instance
Date de dépôt 2022-03-14
Date de la première publication 2024-03-21
Propriétaire SEMICONDUCTOR COMPONENTS INDUSTRIES, LLC (USA)
Inventeur(s) Petroianu, Catalin Ionut

Abrégé

The operational amplifier disclosed includes an input stage configured to receive power from a floating supply in a low voltage range that can float according to the common mode voltage at the input. The floating supply facilitates the use of low voltage components that can improve the precision of the operational amplifier by lowering the offset voltage. The input stage includes a first gain stage including field effect transistors and a second gain stage using bipolar transistors. The gain stages can be implemented differently to accommodate different applications and fabrication capabilities.

Classes IPC  ?

22.

FREQUENCY-DEPENDENT GROUND FAULT CIRCUIT INTERRUPTER

      
Numéro d'application 18450224
Statut En instance
Date de dépôt 2023-08-15
Date de la première publication 2024-03-21
Propriétaire SEMICONDUCTOR COMPONENTS INDUSTRIES, LLC (USA)
Inventeur(s)
  • Singh, Rishi Pratap
  • Jensen, Colton
  • Song, Yixin
  • Back, Seunghan

Abrégé

Illustrative GFCI devices and methods maintain safety while reducing the risk of unnecessary interruptions. One illustrative GFCI circuit includes: a first operational amplifier configured to couple to a first current transformer that senses a net current through multiple power conductors, the first operational amplifier configured to convert a signal current from a signal terminal of the first current transformer to a signal voltage, the signal voltage having an inverse dependence on frequency; an analog to digital converter configured to provide samples of the signal voltage; and a controller configured to interrupt at least one of the multiple power conductors when an magnitude measurement derived from the samples exceeds a frequency-independent and/or phase-independent threshold a predetermined number of times or for a predetermined time period.

Classes IPC  ?

  • H02H 3/16 - Circuits de protection de sécurité pour déconnexion automatique due directement à un changement indésirable des conditions électriques normales de travail avec ou sans reconnexion sensibles à un courant de défaut à la terre ou à la masse

23.

LEADFRAME SPACER FOR DOUBLE-SIDED POWER MODULE

      
Numéro d'application 18520361
Statut En instance
Date de dépôt 2023-11-27
Date de la première publication 2024-03-21
Propriétaire SEMICONDUCTOR COMPONENTS INDUSTRIES, LLC (USA)
Inventeur(s)
  • Cheng, Tzu-Hsuan
  • Liu, Yong
  • Chen, Liangbiao

Abrégé

A semiconductor device module may include a leadframe spacer that provides the functions of both a leadframe and a spacer, while enabling a double-sided cooling configuration. Such a leadframe spacer may include a leadframe surface that provides a die attach pad (DAP) that is shared by at least two semiconductor devices. The leadframe spacer may include at least one downset, where the semiconductor devices may be attached within a recess defined by the at least one downset. A first substrate may be connected to a first side of the leadframe. A second substrate may be connected to downset surfaces of the at least one downset, and positioned for further connection to the semiconductor devices in a double-sided assembly.

Classes IPC  ?

  • H01L 23/367 - Refroidissement facilité par la forme du dispositif
  • H01L 21/52 - Montage des corps semi-conducteurs dans les conteneurs
  • H01L 21/56 - Capsulations, p.ex. couches de capsulation, revêtements
  • H01L 23/00 - DISPOSITIFS À SEMI-CONDUCTEURS NON COUVERTS PAR LA CLASSE - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
  • H01L 23/373 - Refroidissement facilité par l'emploi de matériaux particuliers pour le dispositif
  • H01L 23/495 - Cadres conducteurs
  • H05K 7/20 - Modifications en vue de faciliter la réfrigération, l'aération ou le chauffage

24.

ACOUSTIC OBSTACLE DETECTION WITH ENHANCED RESISTANCE TO SYSTEMATIC INTERFERENCE

      
Numéro d'application 18523726
Statut En instance
Date de dépôt 2023-11-29
Date de la première publication 2024-03-21
Propriétaire SEMICONDUCTOR COMPONENTS INDUSTRIES, LLC (USA)
Inventeur(s)
  • Hustava, Marek
  • Kostelnik, Pavel

Abrégé

An illustrative controller includes: a transmitter to drive the acoustic transducer to generate a series of acoustic bursts; a receiver coupled to the acoustic transducer to sense a response for each acoustic burst in the series; and a processing circuit to derive output data from said responses in part by determining a difference between one of the responses and at least a portion of another one of the responses. Another illustrative controller includes: a transmitter to drive the acoustic transducer to generate a series of acoustic bursts with signature sequence of frequency displacements; a receiver coupled to the acoustic transducer to sense a response for each acoustic burst in the series; and a processing circuit to derive output data from said responses in part by suppressing any peaks not conforming to the signature sequence.

Classes IPC  ?

  • G01S 15/10 - Systèmes pour mesurer la distance uniquement utilisant la transmission de trains discontinus d'ondes modulées par impulsions
  • G01S 7/524 - Emetteurs
  • G01S 7/527 - Extraction des signaux d'écho désirés

25.

POWER MODULE PACKAGE WITH STACKED DIRECT BONDED METAL SUBSTRATES

      
Numéro d'application 17931665
Statut En instance
Date de dépôt 2022-09-13
Date de la première publication 2024-03-14
Propriétaire SEMICONDUCTOR COMPONENTS INDUSTRIES, LLC (USA)
Inventeur(s)
  • Baek, Jonghwan
  • Park, Jeonghyuk
  • Im, Seungwon
  • Lee, Keunhyuk
  • Lee, Dukyong

Abrégé

A package includes a first direct bonded metal (DBM) substrate, a first semiconductor die disposed on a top surface of the first DBM substrate, a second DBM substrate disposed at a height above the first DBM substrate, and a second semiconductor die disposed on a top surface of the second DBM substrate. A wire bond is made between the first semiconductor die disposed on the top surface of the first DBM substrate and the second semiconductor die disposed on the top surface of the second DBM substrate.

Classes IPC  ?

  • H01L 23/498 - Connexions électriques sur des substrats isolants
  • H01L 21/48 - Fabrication ou traitement de parties, p.ex. de conteneurs, avant l'assemblage des dispositifs, en utilisant des procédés non couverts par l'un uniquement des groupes
  • H01L 23/00 - DISPOSITIFS À SEMI-CONDUCTEURS NON COUVERTS PAR LA CLASSE - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
  • H01L 25/00 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
  • H01L 25/16 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide les dispositifs étant de types couverts par plusieurs des groupes principaux , ou dans une seule sous-classe de , , p.ex. circuit hybrides

26.

SLEW-RATE BOOST CIRCUITRY

      
Numéro d'application 17931947
Statut En instance
Date de dépôt 2022-09-14
Date de la première publication 2024-03-14
Propriétaire SEMICONDUCTOR COMPONENTS INDUSTRIES, LLC (USA)
Inventeur(s)
  • Petroianu, Catalin Ionut
  • Petroianu, Alexandra-Oana

Abrégé

The techniques described herein relate to a circuit including an operational amplifier that includes a differential amplifier, a capacitor, and an output stage. The differential amplifier includes a first input and a second input. The output stage is configured to generate an output voltage. The circuit includes a slew-rate boost circuitry connected to the operational amplifier. The slew-rate boost circuitry is configured to detect a voltage differential between the first input and the second input and apply, at an output of the differential amplifier, a boost current to charge the capacitor during a period of time in which the output voltage increases or decreases to a target voltage level.

Classes IPC  ?

27.

SEMICONDUCTOR DEVICE TERMINATION STRUCTURES AND METHODS OF MANUFACTURING SEMICONDUCTOR DEVICE TERMINATION STRUCTURES

      
Numéro d'application 18454328
Statut En instance
Date de dépôt 2023-08-23
Date de la première publication 2024-03-14
Propriétaire SEMICONDUCTOR COMPONENTS INDUSTRIES, LLC (USA)
Inventeur(s)
  • Padmanabhan, Balaji
  • Venkatraman, Prasad

Abrégé

In an example, a semiconductor device includes an active trench region and an intersecting trench. The active region includes an active shield electrode and the intersecting trench includes an intersecting shield electrode. A coupling trench region connects the active trench region to the intersecting trench region. The coupling trench region includes a coupling shield electrode. The coupling shield electrode and the intersecting shield electrode are provided proximate to a termination mesa region. One or more of the coupling shield electrode or the intersecting shield electrode is thinner than the active shield electrode. The thinner shield electrode reduces depletion in the termination mesa region to improve, among other things, breakdown voltage performance.

Classes IPC  ?

  • H01L 29/40 - Electrodes
  • H01L 29/10 - Corps semi-conducteurs caractérisés par les formes, les dimensions relatives, ou les dispositions des régions semi-conductrices avec des régions semi-conductrices connectées à une électrode ne transportant pas le courant à redresser, amplifier ou commuter, cette électrode faisant partie d'un dispositif à semi-conducteur qui comporte trois électrodes ou plus
  • H01L 29/423 - Electrodes caractérisées par leur forme, leurs dimensions relatives ou leur disposition relative ne transportant pas le courant à redresser, à amplifier ou à commuter
  • H01L 29/66 - Types de dispositifs semi-conducteurs
  • H01L 29/78 - Transistors à effet de champ l'effet de champ étant produit par une porte isolée

28.

SEMICONDUCTOR DEVICE TERMINATION STRUCTURES AND METHODS OF MANUFACTURING SEMICONDUCTOR DEVICE TERMINATION STRUCTURES

      
Numéro d'application US2023072883
Numéro de publication 2024/054763
Statut Délivré - en vigueur
Date de dépôt 2023-08-25
Date de publication 2024-03-14
Propriétaire SEMICONDUCTOR COMPONENTS INDUSTRIES, LLC (USA)
Inventeur(s)
  • Padmanabhan, Balaji
  • Venkatraman, Prasad

Abrégé

In an example, a semiconductor device (10) includes an active trench region (22A) and an intersecting trench region (22C, 22CA, 22CB). The active trench region (22A) includes an active shield electrode (21A) and the intersecting trench region (22C, 22CA, 22CB) includes an intersecting shield electrode (21C, 21C'). A coupling trench region (22B, 22B', 22BA) connects the active trench region (21A) to the intersecting trench region (22C, 22CA, 22CB). The coupling trench region (22B, 22B', 22BA) includes a coupling shield electrode (21B, 21B'). The coupling shield electrode (21B, 21B') and the intersecting shield electrode (21C, 21C') are provided proximate to a termination mesa region (16B, 16B', 16B''). One or more of the coupling shield electrode (21B, 21B') or the intersecting shield electrode (21C, 21C') is thinner than the active shield electrode (21A). The thinner shield electrode reduces depletion in the termination mesa region to improve, among other things, breakdown voltage performance.

Classes IPC  ?

  • H01L 29/06 - Corps semi-conducteurs caractérisés par les formes, les dimensions relatives, ou les dispositions des régions semi-conductrices
  • H01L 29/40 - Electrodes
  • H01L 29/41 - Electrodes caractérisées par leur forme, leurs dimensions relatives ou leur disposition relative
  • H01L 29/78 - Transistors à effet de champ l'effet de champ étant produit par une porte isolée
  • H01L 21/336 - Transistors à effet de champ à grille isolée

29.

TERMINATION STRUCTURES FOR MOSFETS

      
Numéro d'application US2023073897
Numéro de publication 2024/055049
Statut Délivré - en vigueur
Date de dépôt 2023-09-11
Date de publication 2024-03-14
Propriétaire SEMICONDUCTOR COMPONENTS INDUSTRIES, LLC (USA)
Inventeur(s)
  • Chowdhury, Sauvik
  • Hossain, Zia
  • Yedinak, Joseph Andrew

Abrégé

Shielded gate semiconductor devices are disclosed for use in high power applications such as electric vehicles and industrial applications. The devices are formed as mesa (106)/trench (400) structures in which shielded gate electrodes are formed in the trenches. Various trench structures (400, 500, 600, 700) are presented that include tapered portions (401) and end tabs (502, 602, 702, 802) that can be beneficial in managing the distribution of electric charge and associated electric fields. The tapered trenches(400) can be used to increase and stabilize breakdown voltages in a termination region (104) of a semiconductor die (100).

Classes IPC  ?

  • H01L 29/86 - Types de dispositifs semi-conducteurs commandés uniquement par la variation du courant électrique fourni, ou uniquement par la tension électrique appliquée, à l'une ou plusieurs des électrodes transportant le courant à redresser, amplifier, faire osciller, ou commuter

30.

LEADFRAME MOUNTING WITH LEAD INSERTION FOR LEAD WALL BONDING

      
Numéro d'application 17931651
Statut En instance
Date de dépôt 2022-09-13
Date de la première publication 2024-03-14
Propriétaire SEMICONDUCTOR COMPONENTS INDUSTRIES, LLC (USA)
Inventeur(s)
  • Chen, Chad
  • Liu, Jiahui
  • Xia, Wuxing
  • Liu, Jingyan

Abrégé

A semiconductor device package may include a substrate having an insulating layer with a patterned conductive layer formed thereon, the patterned conductive layer including at least a first pattern portion and a second pattern portion. The semiconductor device package may include a leadframe having a lead that is soldered to the substrate with solder provided in an opening between the first pattern portion and the second pattern portion and with the lead inserted into the opening.

Classes IPC  ?

  • H05K 1/18 - Circuits imprimés associés structurellement à des composants électriques non imprimés
  • H01L 23/495 - Cadres conducteurs
  • H05K 3/34 - Connexions soudées

31.

DIE CLEANING SYSTEMS AND RELATED METHODS

      
Numéro d'application 18505215
Statut En instance
Date de dépôt 2023-11-09
Date de la première publication 2024-03-07
Propriétaire SEMICONDUCTOR COMPONENTS INDUSTRIES, LLC (USA)
Inventeur(s) Seddon, Michael J.

Abrégé

Implementations of methods of forming a plurality of semiconductor die may include forming a damage layer beneath a surface of a die street in a semiconductor substrate, singulating the semiconductor substrate along the die street into a plurality of semiconductor die, and removing one or more particulates in the die street after singulating through applying sonic energy to the plurality of semiconductor die.

Classes IPC  ?

  • H01L 21/78 - Fabrication ou traitement de dispositifs consistant en une pluralité de composants à l'état solide ou de circuits intégrés formés dans ou sur un substrat commun avec une division ultérieure du substrat en plusieurs dispositifs individuels
  • H01L 21/02 - Fabrication ou traitement des dispositifs à semi-conducteurs ou de leurs parties constitutives
  • H01L 21/268 - Bombardement par des radiations ondulatoires ou corpusculaires par des radiations d'énergie élevée les radiations étant électromagnétiques, p.ex. des rayons laser
  • H01L 21/304 - Traitement mécanique, p.ex. meulage, polissage, coupe
  • H01L 21/683 - Appareils spécialement adaptés pour la manipulation des dispositifs à semi-conducteurs ou des dispositifs électriques à l'état solide pendant leur fabrication ou leur traitement; Appareils spécialement adaptés pour la manipulation des plaquettes pendant la fabrication ou le traitement des dispositifs à semi-conducteurs ou des dispositifs électriques à l'état solide ou de leurs composants pour le maintien ou la préhension
  • H01L 23/544 - Marques appliquées sur le dispositif semi-conducteur, p.ex. marques de repérage, schémas de test

32.

SUPPORTS FOR THINNED SEMICONDUCTOR SUBSTRATES AND RELATED METHODS

      
Numéro d'application 18507176
Statut En instance
Date de dépôt 2023-11-13
Date de la première publication 2024-03-07
Propriétaire SEMICONDUCTOR COMPONENTS INDUSTRIES, LLC (USA)
Inventeur(s)
  • Seddon, Michael J.
  • Carney, Francis J.

Abrégé

Implementations of a semiconductor substrate may include a wafer including a first side and a second side; and a support structure coupled to the wafer at a desired location on the first side, the second side, or both the first side and the second side. The support structure may include an organic compound.

Classes IPC  ?

  • H01L 23/544 - Marques appliquées sur le dispositif semi-conducteur, p.ex. marques de repérage, schémas de test
  • H01L 23/14 - Supports, p.ex. substrats isolants non amovibles caractérisés par le matériau ou par ses propriétés électriques
  • H01L 23/32 - Supports pour maintenir le dispositif complet pendant son fonctionnement, c. à d. éléments porteurs amovibles
  • H01L 25/065 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide les dispositifs étant tous d'un type prévu dans le même sous-groupe des groupes , ou dans une seule sous-classe de , , p.ex. ensembles de diodes redresseuses les dispositifs n'ayant pas de conteneurs séparés les dispositifs étant d'un type prévu dans le groupe

33.

MOTION-COMPENSATED DISTANCE SENSING WITH CONCURRENT UP-CHIRP DOWN-CHIRP WAVEFORMS

      
Numéro d'application 17821497
Statut En instance
Date de dépôt 2022-08-23
Date de la première publication 2024-02-29
Propriétaire SEMICONDUCTOR COMPONENTS INDUSTRIES, LLC (USA)
Inventeur(s)
  • Hustava, Marek
  • Suchy, Tomas
  • Kostelnik, Pavel
  • Bartos, Dalibor

Abrégé

Various sensors, sensor controllers, and sensing methods are suitable for use in a multi-channel ultrasonic sensor array such as those used in systems for parking assistance, blind spot monitoring, and driver assistance. One illustrative acoustic sensing method includes: driving an acoustic transducer to send acoustic bursts each including an up-chirp in a first frequency band and a down-chirp in a second frequency band; receiving echo signals responsive to the acoustic bursts from the transducer; and using the echo signals to determine a distance or time of flight from the transducer. Another acoustic sensing method includes: driving an acoustic transducer to send acoustic bursts each including a concurrent up-chirp and down-chirp; receiving echo signals responsive to the acoustic bursts from the transducer; and using the echo signals to determine a distance or time of flight from the transducer.

Classes IPC  ?

  • G01S 15/58 - Systèmes de détermination de la trajectoire ou de la vitesse; Systèmes de détermination du sens d'un mouvement
  • G01S 15/931 - Systèmes sonar, spécialement adaptés à des applications spécifiques pour prévenir les collisions de véhicules terrestres

34.

CYCLIC REDUNDANCY CHECK (CRC) GENERATION

      
Numéro d'application 17822329
Statut En instance
Date de dépôt 2022-08-25
Date de la première publication 2024-02-29
Propriétaire SEMICONDUCTOR COMPONENTS INDUSTRIES, LLC (USA)
Inventeur(s) Cami Gonzalez, Sergi

Abrégé

A system such as an imaging system may include Cyclic Redundancy Check (CRC) value generation circuitry. The CRC value generation circuitry may include a data splitter that splits an input data bit stream instead multiple split data bit streams each inserted with a number of bits having a value of 0. A plurality of CRC value generators may each have a corresponding input path to receive a respective one of the split data bit streams and generate corresponding partial CRC values. A data combiner coupled to the plurality of Cyclic Redundancy Check value generators may combine the partial CRC values to generate a final CRC value. A normalizer may be coupled between each of the plurality of CRC generators and the data combiner. Two CRC value data storage structures may help the plurality of Cyclic Redundancy Check value generators and the data combiner perform the desired CRC computations.

Classes IPC  ?

  • H04L 1/00 - Dispositions pour détecter ou empêcher les erreurs dans l'information reçue

35.

INDUCTIVE ANGULAR POSITION SENSOR

      
Numéro d'application 17822604
Statut En instance
Date de dépôt 2022-08-26
Date de la première publication 2024-02-29
Propriétaire SEMICONDUCTOR COMPONENTS INDUSTRIES, LLC (USA)
Inventeur(s) Bertin, Jacques Jean

Abrégé

A receiver coil of an inductive angular position sensor can have circuit features that become smaller than reasonable for high resolution measurement designs. This is especially true when multiple receiver coils are used, such as in a three-phase configuration, and when each of the multiple receiver coils is in a twisted loop configuration. The disclosed inductive angular position sensor utilizes different spatial frequencies for a rotor coil and the receiver coils. For example, the spatial frequency of the receiver coils may be kept smaller than the rotor coil. In this condition, the fundamental frequency of the angular position sensor is shifted to the least common multiple of the spatial frequencies, making the angular resolution of the inductive angular position sensor high, while the circuit features of the receiver coils are maintained at a reasonable size.

Classes IPC  ?

  • G01D 5/20 - Moyens mécaniques pour le transfert de la grandeur de sortie d'un organe sensible; Moyens pour convertir la grandeur de sortie d'un organe sensible en une autre variable, lorsque la forme ou la nature de l'organe sensible n'imposent pas un moyen de conversion déterminé; Transducteurs non spécialement adaptés à une variable particulière utilisant des moyens électriques ou magnétiques influençant la valeur d'un courant ou d'une tension en faisant varier l'inductance, p.ex. une armature mobile

36.

SHORT-CIRCUIT DETECTOR FOR ELECTRONIC FUSE CIRCUIT

      
Numéro d'application 18337382
Statut En instance
Date de dépôt 2023-06-19
Date de la première publication 2024-02-29
Propriétaire SEMICONDUCTOR COMPONENTS INDUSTRIES, LLC (USA)
Inventeur(s)
  • Forejtek, Jiri
  • Rozsypal, Petr

Abrégé

An electronic fuse that includes a clamp circuit to enhance the protection provided by the electronic fuse. The clamp circuit can detect a short circuit condition quickly and transmit a trigger signal to a controller so that a power transistor of the electronic fuse can be turned-OFF before the current through the power transistor causes overheating or damage. The clamp circuit is a dedicated circuit for short-circuit detection that can work with other current control circuits of the electronic fuse. The clamp circuit does not increase the power consumed by the electronic fuse while not in the short circuit condition. The clamp circuit is small and fast because it can use low-voltage devices, even as high voltages are present at the input and output of the electronic fuse.

Classes IPC  ?

  • H02H 3/087 - Circuits de protection de sécurité pour déconnexion automatique due directement à un changement indésirable des conditions électriques normales de travail avec ou sans reconnexion sensibles à une surcharge pour des systèmes à courant continu
  • H02H 9/04 - Circuits de protection de sécurité pour limiter l'excès de courant ou de tension sans déconnexion sensibles à un excès de tension
  • H03K 17/082 - Modifications pour protéger le circuit de commutation contre la surintensité ou la surtension par réaction du circuit de sortie vers le circuit de commande

37.

SEMICONDUCTOR PACKAGE AND RELATED METHODS

      
Numéro d'application 18490270
Statut En instance
Date de dépôt 2023-10-19
Date de la première publication 2024-02-29
Propriétaire SEMICONDUCTOR COMPONENTS INDUSTRIES, LLC (USA)
Inventeur(s)
  • Chew, Chee Hiong
  • Tolentino, Erik Nino
  • Ng, Vemmond Jeng Hung
  • Krishnan, Shutesh

Abrégé

Implementations of semiconductor packages may include one or more die coupled over a substrate, an electrically conductive spacer coupled over the substrate, and a clip coupled over and to the one or more die and the electrically conductive spacer. The clip may electrically couple the one or more die and the electrically conductive spacer.

Classes IPC  ?

  • H01L 25/07 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide les dispositifs étant tous d'un type prévu dans le même sous-groupe des groupes , ou dans une seule sous-classe de , , p.ex. ensembles de diodes redresseuses les dispositifs n'ayant pas de conteneurs séparés les dispositifs étant d'un type prévu dans le groupe
  • H01L 23/00 - DISPOSITIFS À SEMI-CONDUCTEURS NON COUVERTS PAR LA CLASSE - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
  • H01L 23/373 - Refroidissement facilité par l'emploi de matériaux particuliers pour le dispositif
  • H01L 25/00 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
  • H01L 25/18 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide les dispositifs étant de types prévus dans plusieurs sous-groupes différents du même groupe principal des groupes , ou dans une seule sous-classe de ,

38.

HIGH POWER MODULE PACKAGE STRUCTURES

      
Numéro d'application 18502162
Statut En instance
Date de dépôt 2023-11-06
Date de la première publication 2024-02-29
Propriétaire SEMICONDUCTOR COMPONENTS INDUSTRIES, LLC (USA)
Inventeur(s)
  • Lin, Yusheng
  • Teysseyre, Jerome

Abrégé

In a general aspect, a package includes a semiconductor die disposed between a first high voltage isolation carrier and a second high voltage isolation carrier. The semiconductor die is thermally coupled to the first high voltage isolation carrier. The package also includes a molding material disposed in a space between the semiconductor die and the first high voltage isolation carrier, and a conductive spacer disposed between the semiconductor die and the second high voltage isolation carrier. The conductive spacer is thermally coupled to semiconductor die and to the second high voltage isolation carrier. A longitudinal dimension of the conductive spacer is greater than a longitudinal dimension of the semiconductor die. The molding material encapsulates the semiconductor die and the conductive spacer.

Classes IPC  ?

  • H01L 23/373 - Refroidissement facilité par l'emploi de matériaux particuliers pour le dispositif
  • H01L 21/52 - Montage des corps semi-conducteurs dans les conteneurs
  • H01L 23/00 - DISPOSITIFS À SEMI-CONDUCTEURS NON COUVERTS PAR LA CLASSE - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
  • H01L 23/31 - Capsulations, p.ex. couches de capsulation, revêtements caractérisées par leur disposition
  • H01L 23/433 - Pièces auxiliaires caractérisées par leur forme, p.ex. pistons
  • H01L 23/498 - Connexions électriques sur des substrats isolants
  • H01L 25/00 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
  • H01L 25/065 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide les dispositifs étant tous d'un type prévu dans le même sous-groupe des groupes , ou dans une seule sous-classe de , , p.ex. ensembles de diodes redresseuses les dispositifs n'ayant pas de conteneurs séparés les dispositifs étant d'un type prévu dans le groupe
  • H01L 25/07 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide les dispositifs étant tous d'un type prévu dans le même sous-groupe des groupes , ou dans une seule sous-classe de , , p.ex. ensembles de diodes redresseuses les dispositifs n'ayant pas de conteneurs séparés les dispositifs étant d'un type prévu dans le groupe

39.

BATTERY HAZARD DETECTION

      
Numéro d'application 17821986
Statut En instance
Date de dépôt 2022-08-24
Date de la première publication 2024-02-29
Propriétaire SEMICONDUCTOR COMPONENTS INDUSTRIES, LLC (USA)
Inventeur(s) Kondo, Hideo

Abrégé

A method, system, and integrated circuit are provided for testing a battery within a host device for abnormal conditions. The method includes charging the battery to a fully charged state, then, applying a known load to the battery and discharging the battery to a designated depth of voltage. The known load is removed from the battery, and the open circuit voltage (OCV) of the battery is monitored over time to determine an elapsed time over which the OCV recovers to a designated recovery voltage value. Based on the determined elapsed time, the method determines if the battery has a dangerous condition.

Classes IPC  ?

  • G01R 31/382 - Dispositions pour la surveillance de variables des batteries ou des accumulateurs, p.ex. état de charge
  • G01R 31/367 - Logiciels à cet effet, p.ex. pour le test des batteries en utilisant une modélisation ou des tables de correspondance
  • G01R 31/374 - Dispositions pour le test, la mesure ou la surveillance de l’état électrique d’accumulateurs ou de batteries, p.ex. de la capacité ou de l’état de charge avec des moyens pour corriger la mesure en fonction de la température ou du vieillissement
  • G01R 31/396 - Acquisition ou traitement de données pour le test ou la surveillance d’éléments particuliers ou de groupes particuliers d’éléments dans une batterie
  • H02J 7/00 - Circuits pour la charge ou la dépolarisation des batteries ou pour alimenter des charges par des batteries

40.

METHODS OF MANUFACTURING SEMICONDUCTOR DEVICES SEMICONDUCTOR DEVICES

      
Numéro d'application 17822008
Statut En instance
Date de dépôt 2022-08-24
Date de la première publication 2024-02-29
Propriétaire SEMICONDUCTOR COMPONENTS INDUSTRIES, LLC (USA)
Inventeur(s)
  • Lysacek, David
  • Hybl, Jan
  • Postulka, Dusan
  • Jarina, Juraj
  • Janirek, Vit
  • Senkova, Alexandra

Abrégé

In an example, a method of manufacturing a semiconductor device includes providing a semiconductor substrate comprising an unpolished CZ silicon substrate, a substrate upper side, and a substrate lower side opposite to the substrate upper side. The method includes first annealing the semiconductor substrate at a first temperature in an inert environment for a first time. The method includes second annealing the semiconductor substrate at a second temperature in a wet oxidation environment for a second time. The first annealing dissolves inner wall oxide in bulk region voids and the second annealing fills the voids with semiconductor interstitials. In some examples, the CZ silicon substrate is provided from a CZ ingot grown in the presence of a magnetic field and using continuous counter-doping. The method provides, among other things, a CZ silicon substrate with reduced crystal originated particle (COP) defects, reduced oxygen concentration, and reduced radial resistivity variation.

Classes IPC  ?

  • H01L 21/322 - Traitement des corps semi-conducteurs en utilisant des procédés ou des appareils non couverts par les groupes pour modifier leurs propriétés internes, p.ex. pour produire des défectuosités internes
  • C30B 15/18 - Chauffage du bain fondu ou du matériau cristallisé en utilisant un chauffage direct par résistance en plus des autres moyens de chauffage, p.ex. en utilisant le chauffage par effet Peltier
  • H01L 21/304 - Traitement mécanique, p.ex. meulage, polissage, coupe
  • H01L 21/306 - Traitement chimique ou électrique, p.ex. gravure électrolytique

41.

SEMICONDUCTOR DEVICE AND METHOD OF INTEGRATING POWER MODULE WITH INTERPOSER AND OPPOSING SUBSTRATES

      
Numéro d'application 18503513
Statut En instance
Date de dépôt 2023-11-07
Date de la première publication 2024-02-29
Propriétaire SEMICONDUCTOR COMPONENTS INDUSTRIES, LLC (USA)
Inventeur(s)
  • Zhou, Jinchang
  • Lin, Yusheng
  • Liu, Mingjiao

Abrégé

A semiconductor device has an interposer including a plurality of conductive vias formed through the interposer. A first semiconductor die is disposed over the interposer. A second semiconductor die is disposed over a first substrate. The first semiconductor die and second semiconductor die are power semiconductor devices. The interposer is disposed over the second semiconductor die opposite the first substrate. A second substrate is disposed over the first semiconductor die opposite the interposer. The first substrate and second substrate provide heat dissipation from the first semiconductor die and second semiconductor die from opposite sides of the semiconductor device. A plurality of first and second interconnect pads is formed in a pattern over the first semiconductor die and second semiconductor die. The second interconnect pads have a different area than the first interconnect pads to aid with alignment when stacking the assembly.

Classes IPC  ?

  • H01L 25/07 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide les dispositifs étant tous d'un type prévu dans le même sous-groupe des groupes , ou dans une seule sous-classe de , , p.ex. ensembles de diodes redresseuses les dispositifs n'ayant pas de conteneurs séparés les dispositifs étant d'un type prévu dans le groupe
  • H01L 23/00 - DISPOSITIFS À SEMI-CONDUCTEURS NON COUVERTS PAR LA CLASSE - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
  • H01L 23/538 - Dispositions pour conduire le courant électrique à l'intérieur du dispositif pendant son fonctionnement, d'un composant à un autre la structure d'interconnexion entre une pluralité de puces semi-conductrices se trouvant au-dessus ou à l'intérieur de substrats isolants
  • H01L 25/00 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
  • H01L 25/065 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide les dispositifs étant tous d'un type prévu dans le même sous-groupe des groupes , ou dans une seule sous-classe de , , p.ex. ensembles de diodes redresseuses les dispositifs n'ayant pas de conteneurs séparés les dispositifs étant d'un type prévu dans le groupe
  • H01L 25/11 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide les dispositifs étant tous d'un type prévu dans le même sous-groupe des groupes , ou dans une seule sous-classe de , , p.ex. ensembles de diodes redresseuses les dispositifs ayant des conteneurs séparés les dispositifs étant d'un type prévu dans le groupe
  • H01L 29/739 - Dispositifs du type transistor, c.à d. susceptibles de répondre en continu aux signaux de commande appliqués commandés par effet de champ
  • H10N 30/50 - Dispositifs piézo-électriques ou électrostrictifs avec une structure empilée ou multicouche

42.

FAST DEVICE REINITIALIZATION ON DSI3 BUS

      
Numéro d'application 18162972
Statut En instance
Date de dépôt 2023-02-01
Date de la première publication 2024-02-22
Propriétaire SEMICONDUCTOR COMPONENTS INDUSTRIES, LLC (USA)
Inventeur(s) Hustava, Marek

Abrégé

Accordingly, there is disclosed herein host device and bus communication method that enables fast sensor device reinitialization that minimizes outage time associated with an unexpected device reset. One illustrative bus communication method includes: providing each of one or more slave devices with a dynamically-determined bus address; querying each of the dynamically-determined bus addresses to obtain a unique device identifier associated with that dynamically-determined bus address; receiving a sequence of data frames each having time-division multiplexed data from the one or more slave devices; and between data frames in the sequence, checking to determine whether any of the one or more slave devices has been reset.

Classes IPC  ?

43.

SEALING METHOD FOR DIRECT LIQUID COOLED POWER ELECTRONICS PACKAGE

      
Numéro d'application 18364330
Statut En instance
Date de dépôt 2023-08-02
Date de la première publication 2024-02-22
Propriétaire SEMICONDUCTOR COMPONENTS INDUSTRIES, LLC (USA)
Inventeur(s)
  • Paul, Roveendra
  • Kim, Hyungsoo

Abrégé

A package includes a power electronics module disposed between a first bracket and a second bracket with the power electronics module covering openings in the first bracket and the second bracket. Leak-proof joints are formed between surfaces of the power electronics module and the first bracket and the second bracket. A first cover beam is disposed on, and joined to, the first bracket to enclose a first cooling fluid channel for cooling fluid flow over the power electronics module. A second cover beam is disposed on, and joined to, the second bracket to enclose a second cooling fluid channel for cooling fluid flow over the power electronics module. The package includes end connectors that have input and output ports for cooling fluid flow through the first cooling fluid channel and the second cooling fluid channel.

Classes IPC  ?

  • H05K 7/20 - Modifications en vue de faciliter la réfrigération, l'aération ou le chauffage

44.

PLASMA-SINGULATED, CONTAMINANT-REDUCED SEMICONDUCTOR DIE

      
Numéro d'application 18490923
Statut En instance
Date de dépôt 2023-10-20
Date de la première publication 2024-02-15
Propriétaire SEMICONDUCTOR COMPONENTS INDUSTRIES, LLC (USA)
Inventeur(s)
  • Hong, Jeongpyo
  • Md Sum, Mohd Akbar
  • Grivna, Gordon M.

Abrégé

Described implementations include a contaminant-free plasma singulation process, in which residues of materials used during plasma singulation are fully removed from sidewalls of a resulting semiconductor die, without damaging the semiconductor die. From such a contaminant-free plasma singulation process, a semiconductor die may be manufactured. The semiconductor die may include a first plurality of sidewall recesses formed in a sidewall of a substrate of the semiconductor die between a first surface and a second surface of the substrate, each having at most a first depth, as well as a second plurality of sidewall recesses formed in the sidewall of the substrate and disposed between the first plurality of sidewall recesses and the second surface, each having at least a second depth that is greater than the first depth.

Classes IPC  ?

  • H01L 21/78 - Fabrication ou traitement de dispositifs consistant en une pluralité de composants à l'état solide ou de circuits intégrés formés dans ou sur un substrat commun avec une division ultérieure du substrat en plusieurs dispositifs individuels
  • H01L 21/67 - Appareils spécialement adaptés pour la manipulation des dispositifs à semi-conducteurs ou des dispositifs électriques à l'état solide pendant leur fabrication ou leur traitement; Appareils spécialement adaptés pour la manipulation des plaquettes pendant la fabrication ou le traitement des dispositifs à semi-conducteurs ou des dispositifs électriques à l'état solide ou de leurs composants
  • H01L 21/3065 - Gravure par plasma; Gravure au moyen d'ions réactifs
  • H01L 23/00 - DISPOSITIFS À SEMI-CONDUCTEURS NON COUVERTS PAR LA CLASSE - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide

45.

SEMICONDUCTOR DEVICES AND METHODS OF MANUFACTURING SEMICONDUCTOR DEVICES

      
Numéro d'application 17818880
Statut En instance
Date de dépôt 2022-08-10
Date de la première publication 2024-02-15
Propriétaire SEMICONDUCTOR COMPONENTS INDUSTRIES, LLC (USA)
Inventeur(s)
  • Elhami Khorasani, Arash
  • Griswold, Mark

Abrégé

In an example, a semiconductor device includes a region of semiconductor material, a first dielectric over the region of semiconductor material, a first gate conductor over a first portion of the first dielectric, and a second gate conductor over a second portion of the first dielectric and laterally spaced apart from the first gate conductor. A first conductor is coupled to the first gate conductor and a second conductor coupled to the second gate conductor and laterally separated from the first conductor by a first spacing. A second dielectric is within the first spacing. The first conductor and the second conductor are laterally capacitively coupled, the first gate conductor is vertically capacitively coupled to the region of semiconductor material, and the second gate conductor is vertically capacitively coupled to the region of semiconductor material.

Classes IPC  ?

  • H01L 29/66 - Types de dispositifs semi-conducteurs
  • H01L 29/78 - Transistors à effet de champ l'effet de champ étant produit par une porte isolée
  • H01L 29/06 - Corps semi-conducteurs caractérisés par les formes, les dimensions relatives, ou les dispositions des régions semi-conductrices

46.

ADJUSTABLE CLAMP FINGER DESIGN

      
Numéro d'application 17819469
Statut En instance
Date de dépôt 2022-08-12
Date de la première publication 2024-02-15
Propriétaire SEMICONDUCTOR COMPONENTS INDUSTRIES, LLC (USA)
Inventeur(s)
  • Sun, Sen
  • Feng, Kun
  • Cheng, Hu
  • Wang, Naima

Abrégé

Implementations of a clamp finger may include a first portion including at least one tip configured to clamp a substrate against an anvil during a bonding operation; and a second portion including a first opening therethrough configured to permit coupling of the second portion with a clamping bridge. The first portion may be slidably coupled with the second portion through a rail and the first portion may include an opening therethrough configured to receive a screw that fixedly couples the at least one tip of the first portion at a desired position relative to the second portion.

Classes IPC  ?

  • B25B 1/24 - Etaux - Parties constitutives, p.ex. mâchoires de forme particulière, coulisses

47.

PRECISION OPERATIONAL AMPLIFIER USING FLOATING INPUT STAGE

      
Numéro d'application 18259383
Statut En instance
Date de dépôt 2022-02-03
Date de la première publication 2024-02-15
Propriétaire SEMICONDUCTOR COMPONENTS INDUSTRIES, LLC (USA)
Inventeur(s) Petroianu, Catalin Ionut

Abrégé

The operational amplifier disclosed includes an input stage configured to receive power from a floating supply circuit in in a low voltage range that can float according to the common mode voltage at the input. The low voltage supply facilitates the use of low voltage components that can improve the precision of the operational amplifier by lowering the offset voltage. The input stage utilizes a first gain block and a second gain block. The first gain block is configured to have a low offset voltage while the second gain h block is configured to have a high gain. Dividing these aspects over separate gain blocks improves the precision and noise performance of the operational amplifier. The operational amplifier has high gain at low frequencies and at high frequencies due to a topology that combines a low gain, high bandwidth path with a high gain, low bandwidth path at the output.

Classes IPC  ?

  • H03F 3/45 - Amplificateurs différentiels
  • H03G 3/32 - Commande automatique dans des amplificateurs comportant des dispositifs semi-conducteurs le réglage dépendant du niveau de bruit ambiant ou du niveau sonore ambiant
  • H03F 1/26 - Modifications des amplificateurs pour réduire l'influence du bruit provoqué par les éléments amplificateurs

48.

TRANSFER MOLDED POWER MODULES AND METHODS OF MANUFACTURE

      
Numéro d'application 18354863
Statut En instance
Date de dépôt 2023-07-19
Date de la première publication 2024-02-15
Propriétaire SEMICONDUCTOR COMPONENTS INDUSTRIES, LLC (USA)
Inventeur(s)
  • Im, Seungwon
  • Jeon, Oseob
  • Kim, Jihwan
  • Kang, Dongwook

Abrégé

In a general aspect, an electronic device assembly includes a circuit including at least one semiconductor die, and a signal lead electrically coupled with the circuit. The signal lead has a hole defined therethrough. The assembly further includes an electrically conductive signal pin holder disposed in the hole of the signal lead. The electrically conductive signal pin holder is electrically coupled with the signal lead. The assembly also includes a molding compound encapsulating, at least, the circuit; a portion of the signal lead including the hole; and a portion of the electrically conductive signal pin holder. An open end of the electrically conductive signal pin holder is accessible outside the molding compound.

Classes IPC  ?

  • H01L 23/498 - Connexions électriques sur des substrats isolants
  • H01L 23/31 - Capsulations, p.ex. couches de capsulation, revêtements caractérisées par leur disposition
  • H01L 21/48 - Fabrication ou traitement de parties, p.ex. de conteneurs, avant l'assemblage des dispositifs, en utilisant des procédés non couverts par l'un uniquement des groupes
  • H01L 21/56 - Capsulations, p.ex. couches de capsulation, revêtements

49.

Semiconductor Devices with Single-Photon Avalanche Diodes, Light Scattering Structures, and Multiple Isolation Structures

      
Numéro d'application 18493996
Statut En instance
Date de dépôt 2023-10-25
Date de la première publication 2024-02-15
Propriétaire SEMICONDUCTOR COMPONENTS INDUSTRIES, LLC (USA)
Inventeur(s)
  • Sulfridge, Marc Allen
  • Deignan, Anne
  • Jedidi, Nader
  • Keyes, Michael Gerard

Abrégé

An imaging device may include single-photon avalanche diodes (SPADs). To improve the sensitivity and signal-to-noise ratio of the SPADs, light scattering structures may be formed in the semiconductor substrate to increase the path length of incident light through the semiconductor substrate. To mitigate crosstalk, multiple rings of isolation structures may be formed around the SPAD. An outer deep trench isolation structure may include a metal filler such as tungsten and may be configured to absorb light. The outer deep trench isolation structure therefore prevents crosstalk between adjacent SPADs. Additionally, one or more inner deep trench isolation structures may be included. The inner deep trench isolation structures may include a low-index filler to reflect light and keep incident light in the active area of the SPAD.

Classes IPC  ?

  • H01L 31/02 - Dispositifs à semi-conducteurs sensibles aux rayons infrarouges, à la lumière, au rayonnement électromagnétique d'ondes plus courtes, ou au rayonnement corpusculaire, et spécialement adaptés, soit comme convertisseurs de l'énergie dudit rayonnement e; Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de ces dispositifs ou de leurs parties constitutives; Leurs détails - Détails
  • H01L 27/146 - Structures de capteurs d'images
  • H01L 31/055 - Dispositifs à semi-conducteurs sensibles aux rayons infrarouges, à la lumière, au rayonnement électromagnétique d'ondes plus courtes, ou au rayonnement corpusculaire, et spécialement adaptés, soit comme convertisseurs de l'énergie dudit rayonnement e; Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de ces dispositifs ou de leurs parties constitutives; Leurs détails adaptés comme dispositifs de conversion photovoltaïque [PV] Éléments optiques directement associés ou intégrés à la cellule PV, p.ex. moyens réflecteurs ou concentrateurs de lumière où la lumière est absorbée et réémise avec une longueur d’onde différente par l’élément optique directement associé ou intégré à la cellule PV, p.ex. en utilisant un matériau luminescent, des concentrateurs fluorescents ou des dispositions de convers
  • H01L 31/107 - Dispositifs sensibles au rayonnement infrarouge, visible ou ultraviolet caractérisés par une seule barrière de potentiel ou de surface la barrière de potentiel fonctionnant en régime d'avalanche, p.ex. photodiode à avalanche
  • H01L 31/0232 - Dispositifs à semi-conducteurs sensibles aux rayons infrarouges, à la lumière, au rayonnement électromagnétique d'ondes plus courtes, ou au rayonnement corpusculaire, et spécialement adaptés, soit comme convertisseurs de l'énergie dudit rayonnement e; Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de ces dispositifs ou de leurs parties constitutives; Leurs détails - Détails Éléments ou dispositions optiques associés au dispositif
  • G02B 3/06 - Lentilles simples ou composées à surfaces non sphériques à surfaces cylindriques ou en forme de tore

50.

Dual-channel acoustic distance measurement circuit and method

      
Numéro d'application 17938191
Numéro de brevet 11899106
Statut Délivré - en vigueur
Date de dépôt 2022-10-05
Date de la première publication 2024-02-13
Date d'octroi 2024-02-13
Propriétaire SEMICONDUCTOR COMPONENTS INDUSTRIES, LLC (USA)
Inventeur(s)
  • Hustava, Marek
  • Kostelnik, Pavel

Abrégé

An acoustic distance measurement circuit includes a transmitter, a receiver, and a controller. The transmitter has an output adapted to be coupled to an acoustic transducer for providing a selected one of an amplitude-modulation (AM) signal in an AM mode and a chirp signal in a chirp mode. The receiver has an input adapted to be coupled to the acoustic transducer, and an output for providing a digital received signal. The controller is operative during a first measurement period to: place the transmitter into one of the AM mode and the chirp mode using a first channel, selectively detect a direct echo in the first channel of the digital received signal of the one of the AM signal and the chirp signal, and selectively detect an indirect echo in a second channel of the digital received signal of another one of the AM signal and the chirp signal.

Classes IPC  ?

  • G01S 15/931 - Systèmes sonar, spécialement adaptés à des applications spécifiques pour prévenir les collisions de véhicules terrestres
  • G01S 7/526 - Récepteurs
  • B60Q 9/00 - Agencement ou adaptation des dispositifs de signalisation non prévus dans l'un des groupes principaux

51.

JET IMPINGEMENT COOLING WITH BYPASS FLUID PORTION FOR HIGH POWER SEMICONDUCTOR DEVICES

      
Numéro d'application 18167998
Statut En instance
Date de dépôt 2023-02-13
Date de la première publication 2024-02-08
Propriétaire SEMICONDUCTOR COMPONENTS INDUSTRIES, LLC (USA)
Inventeur(s) Mookken, John

Abrégé

A jet impingement cooling assembly for semiconductor devices includes an inlet chamber configured to receive an inlet fluid flow, and a jet plate having a plurality of jet nozzles formed therein and coupled to the inlet chamber, and positioned to direct a jet fluid portion of the inlet fluid flow from the inlet chamber through the jet nozzles. The jet impingement cooling assembly may further include an outlet chamber positioned to receive the jet fluid portion once the jet fluid portion has passed through the jet nozzles, and at least one bypass nozzle in fluid connection with the inlet chamber and configured to direct a bypass fluid portion of the inlet fluid flow into the outlet chamber with the jet fluid portion to thereby define an outlet fluid flow.

Classes IPC  ?

  • H01L 23/473 - Dispositions pour le refroidissement, le chauffage, la ventilation ou la compensation de la température impliquant le transfert de chaleur par des fluides en circulation par une circulation de liquides

52.

RESONANT CONVERTER WITH DUAL-MODE CONTROL

      
Numéro d'application 18481779
Statut En instance
Date de dépôt 2023-10-05
Date de la première publication 2024-02-08
Propriétaire SEMICONDUCTOR COMPONENTS INDUSTRIES, LLC (USA)
Inventeur(s)
  • Chiu, Chen-Hua
  • Moon, Sangcheol

Abrégé

It may be desirable to limit the switching frequency of a pulse frequency modulated (PFM) resonant converter, however certain load conditions and/or startup condition require high switching frequencies to regulate an output voltage. The disclosed resonant converter can limit a maximum switching frequency while regulating an output voltage by shifting from PFM to phase-difference modulation based on a load condition. The appropriate modulation can be applied based on a comparison between a charge-control signal and a load-control signal.

Classes IPC  ?

  • H02M 3/335 - Transformation d'une puissance d'entrée en courant continu en une puissance de sortie en courant continu avec transformation intermédiaire en courant alternatif par convertisseurs statiques utilisant des tubes à décharge avec électrode de commande ou des dispositifs à semi-conducteurs avec électrodes de commande pour produire le courant alternatif intermédiaire utilisant des dispositifs du type triode ou transistor exigeant l'application continue d'un signal de commande utilisant uniquement des dispositifs à semi-conducteurs
  • H02M 1/00 - APPAREILS POUR LA TRANSFORMATION DE COURANT ALTERNATIF EN COURANT ALTERNATIF, DE COURANT ALTERNATIF EN COURANT CONTINU OU VICE VERSA OU DE COURANT CONTINU EN COURANT CONTINU ET EMPLOYÉS AVEC LES RÉSEAUX DE DISTRIBUTION D'ÉNERGIE OU DES SYSTÈMES D'ALI; TRANSFORMATION D'UNE PUISSANCE D'ENTRÉE EN COURANT CONTINU OU COURANT ALTERNATIF EN UNE PUISSANCE DE SORTIE DE CHOC; LEUR COMMANDE OU RÉGULATION - Détails d'appareils pour transformation
  • H02M 1/08 - Circuits spécialement adaptés à la production d'une tension de commande pour les dispositifs à semi-conducteurs incorporés dans des convertisseurs statiques

53.

METHOD OF FORMING A SEMICONDUCTOR DEVICE

      
Numéro d'application 18489989
Statut En instance
Date de dépôt 2023-10-19
Date de la première publication 2024-02-08
Propriétaire SEMICONDUCTOR COMPONENTS INDUSTRIES, LLC (USA)
Inventeur(s)
  • Chen, Weize
  • Griswold, Mark

Abrégé

In one embodiment, a transistor has a drift region that is formed to have a plurality of zones having different vertical doping profiles across the zones. At least one of the zones has a vertical doping profile that has a first peak near a top surface of the zone and a second peak near a bottom surface. An embodiment may have a lower doping in a region that is between the two peaks.

Classes IPC  ?

  • H01L 29/78 - Transistors à effet de champ l'effet de champ étant produit par une porte isolée
  • H01L 29/06 - Corps semi-conducteurs caractérisés par les formes, les dimensions relatives, ou les dispositions des régions semi-conductrices
  • H01L 29/66 - Types de dispositifs semi-conducteurs
  • H01L 29/10 - Corps semi-conducteurs caractérisés par les formes, les dimensions relatives, ou les dispositions des régions semi-conductrices avec des régions semi-conductrices connectées à une électrode ne transportant pas le courant à redresser, amplifier ou commuter, cette électrode faisant partie d'un dispositif à semi-conducteur qui comporte trois électrodes ou plus
  • H01L 21/761 - Jonctions PN

54.

ELECTRICAL INTERCONNECTION OF IMAGE SENSOR PACKAGE

      
Numéro d'application 18490217
Statut En instance
Date de dépôt 2023-10-19
Date de la première publication 2024-02-08
Propriétaire SEMICONDUCTOR COMPONENTS INDUSTRIES, LLC (USA)
Inventeur(s) Hsu, Shou-Chian

Abrégé

Implementations of semiconductor packages may include: a semiconductor die having a first side and a second side and an active area on the second side of the die. The semiconductor packages may also include two or more bumps coupled to two or more die pads on a second side of the die. The semiconductor packages may include an optically transmissive lid coupled to the semiconductor die through an adhesive, two or more bumps, and a first redistribution layer (RDL). The semiconductor package may include a second redistribution layer (RDL) coupled with the first RDL on the second side of the semiconductor die. The second RDL may extend to the first side of the semiconductor die. The first RDL may extend to an edge of the semiconductor die.

Classes IPC  ?

  • H01L 27/146 - Structures de capteurs d'images
  • H01L 23/00 - DISPOSITIFS À SEMI-CONDUCTEURS NON COUVERTS PAR LA CLASSE - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide

55.

SEMICONDUCTOR STRUCTURES AND METHODS OF MANUFACTURING SEMICONDUCTOR STRUCTURES

      
Numéro d'application 18067973
Statut En instance
Date de dépôt 2022-12-19
Date de la première publication 2024-02-08
Propriétaire SEMICONDUCTOR COMPONENTS INDUSTRIES, LLC (USA)
Inventeur(s) Elhami Khorasani, Arash

Abrégé

In an example, a semiconductor structure includes a region of semiconductor material of a first conductivity type and a first side. A doped region of a second conductivity type is within the region of semiconductor material at a first depth. A semiconductor device in a first portion of the region of semiconductor material and includes a first current carrying region of the second conductivity type and a second current carrying region. A PN diode is in a second portion of the region of semiconductor material and includes a cathode region and anode region. The cathode region is coupled to the first current carrying region, the anode region is coupled to the doped region, and the doped region is configured to electrically isolate the semiconductor device from region of semiconductor material below the doped region in response to a forward bias applied to the semiconductor.

Classes IPC  ?

  • H01L 29/78 - Transistors à effet de champ l'effet de champ étant produit par une porte isolée
  • H01L 29/06 - Corps semi-conducteurs caractérisés par les formes, les dimensions relatives, ou les dispositions des régions semi-conductrices
  • H01L 29/66 - Types de dispositifs semi-conducteurs

56.

DIRECT SUBSTRATE-SIDE COOLING IN POWER DEVICE MODULE

      
Numéro d'application 17814949
Statut En instance
Date de dépôt 2022-07-26
Date de la première publication 2024-02-01
Propriétaire SEMICONDUCTOR COMPONENTS INDUSTRIES, LLC (USA)
Inventeur(s)
  • Prajuckamol, Atapol
  • Chew, Chee Hiong
  • Yao, Yushuang

Abrégé

A method includes disposing at least one power device between a first direct bonded metal (DBM) substrate and a second DMB substrate and thermally coupling a plurality of pipes to a top side of the first DBM substrate opposite a side of the first DBM substrate with the at least one power device. The plurality of pipes is configured to carry cooling fluids in thermal contact with the first DBM substrate.

Classes IPC  ?

  • H01L 23/473 - Dispositions pour le refroidissement, le chauffage, la ventilation ou la compensation de la température impliquant le transfert de chaleur par des fluides en circulation par une circulation de liquides
  • H01L 25/07 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide les dispositifs étant tous d'un type prévu dans le même sous-groupe des groupes , ou dans une seule sous-classe de , , p.ex. ensembles de diodes redresseuses les dispositifs n'ayant pas de conteneurs séparés les dispositifs étant d'un type prévu dans le groupe
  • H01L 23/00 - DISPOSITIFS À SEMI-CONDUCTEURS NON COUVERTS PAR LA CLASSE - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
  • H01L 23/373 - Refroidissement facilité par l'emploi de matériaux particuliers pour le dispositif
  • H01L 21/48 - Fabrication ou traitement de parties, p.ex. de conteneurs, avant l'assemblage des dispositifs, en utilisant des procédés non couverts par l'un uniquement des groupes

57.

MONITORING TEMPERATURE PER PHASE IN A MULTIPHASE POWER STAGE

      
Numéro d'application 17815984
Statut En instance
Date de dépôt 2022-07-29
Date de la première publication 2024-02-01
Propriétaire SEMICONDUCTOR COMPONENTS INDUSTRIES, LLC (USA)
Inventeur(s)
  • Spillane, Margaret
  • Kelliher, Kevin
  • Cregg, Owen
  • Harriman, Paul J.

Abrégé

A multiphase power stage that includes addressing and communication techniques to read temperatures of the phases for thermal load balancing is disclosed. The disclosure describes driver modules that can be assigned addresses for serial communication on a common communication bus by temporarily communicating the addresses over dedicated pulse width modulation connections between the driver modules and the controller. After assignment, a temperature request message, addressed to a driver module, can trigger the driver module to transmit an analog temperature signal to a common temperature bus coupled between the driver modules and the controller. The temperatures of the driver modules may be collected in order to activate and deactivate driver modules based on their temperatures, which can balance a thermal load on the multiphase power stage.

Classes IPC  ?

  • H02M 3/158 - Transformation d'une puissance d'entrée en courant continu en une puissance de sortie en courant continu sans transformation intermédiaire en courant alternatif par convertisseurs statiques utilisant des tubes à décharge avec électrode de commande ou des dispositifs à semi-conducteurs avec électrode de commande utilisant des dispositifs du type triode ou transistor exigeant l'application continue d'un signal de commande utilisant uniquement des dispositifs à semi-conducteurs avec commande automatique de la tension ou du courant de sortie, p.ex. régulateurs à commutation comprenant plusieurs dispositifs à semi-conducteurs comme dispositifs de commande finale pour une charge unique
  • H02M 1/32 - Moyens pour protéger les convertisseurs autrement que par mise hors circuit automatique

58.

ADDRESSING MULTIPHASE POWER STAGE MODULES FOR POWER STATE AND THERMAL MANAGEMENT

      
Numéro d'application 17815995
Statut En instance
Date de dépôt 2022-07-29
Date de la première publication 2024-02-01
Propriétaire SEMICONDUCTOR COMPONENTS INDUSTRIES, LLC (USA)
Inventeur(s)
  • Zou, Han
  • Cregg, Owen
  • Spillane, Margaret
  • Harriman, Paul J.
  • Kelliher, Kevin

Abrégé

A power stage configured for assigning each phase a unique address is disclosed. In particular, the disclosed power stage includes temporarily using a dedicated pulse width modulation (PWM) connection between a controller and a phase to assign a unique address to the phase. Then, after the assignment, the PWM connection may be returned to use for regulation, while the phases can communicate over a common communication bus using their assigned addresses. This addressed communication can be used to control a power state of all phases, all phases of a particular rail, or a particular phase. Controlling the power state with addressed commands communicated over a communication bus can help reduce the current consumed by the power stage during light load conditions or sleep states.

Classes IPC  ?

  • G06F 13/42 - Protocole de transfert pour bus, p.ex. liaison; Synchronisation
  • H02M 3/158 - Transformation d'une puissance d'entrée en courant continu en une puissance de sortie en courant continu sans transformation intermédiaire en courant alternatif par convertisseurs statiques utilisant des tubes à décharge avec électrode de commande ou des dispositifs à semi-conducteurs avec électrode de commande utilisant des dispositifs du type triode ou transistor exigeant l'application continue d'un signal de commande utilisant uniquement des dispositifs à semi-conducteurs avec commande automatique de la tension ou du courant de sortie, p.ex. régulateurs à commutation comprenant plusieurs dispositifs à semi-conducteurs comme dispositifs de commande finale pour une charge unique

59.

Image Sensor with a Bond Pad

      
Numéro d'application 18172730
Statut En instance
Date de dépôt 2023-02-22
Date de la première publication 2024-02-01
Propriétaire SEMICONDUCTOR COMPONENTS INDUSTRIES, LLC (USA)
Inventeur(s)
  • Sulfridge, Marc Allen
  • Crofoot, William
  • Borthakur, Swarnal

Abrégé

An image sensor may include a sensor chip that is bonded to an application-specific integrated circuit (ASIC) chip. A bond pad for the image sensor may be formed in the ASIC chip and exposed through a trench in the sensor chip. The image sensor may include a conductive light shield at a periphery of the image sensor to shield optically black pixels. An opaque layer may be formed over the conductive light shield to mitigate reflections off the conductive light shield. An anti-reflective layer may be formed over the pixel array. The anti-reflective layer may have a different thickness over the pixel array than in the trench for the bond pad.

Classes IPC  ?

60.

METHOD AND APPARATUS FOR DIGITAL, CLOSED-LOOP CONTROL OF CRCM SWITCH-MODE POWER CONVERTERS

      
Numéro d'application 18233255
Statut En instance
Date de dépôt 2023-08-11
Date de la première publication 2024-02-01
Propriétaire SEMICONDUCTOR COMPONENTS INDUSTRIES, LLC (USA)
Inventeur(s) Lind, Anders

Abrégé

A method of setting a synchronous rectifier on-time value includes determining that a time interval has occurred, receiving a number of triangular current mode (TCM) pulses measured during the time interval, and determining a pulse comparison value equal to a number of switching period pulses during the time interval minus the number of TCM pulses during the time interval. The method also includes increasing the synchronous rectifier on-time if the pulse comparison value is greater than or equal to a threshold and decreasing the synchronous rectifier on-time if the pulse comparison value is less than the threshold.

Classes IPC  ?

  • H02M 3/158 - Transformation d'une puissance d'entrée en courant continu en une puissance de sortie en courant continu sans transformation intermédiaire en courant alternatif par convertisseurs statiques utilisant des tubes à décharge avec électrode de commande ou des dispositifs à semi-conducteurs avec électrode de commande utilisant des dispositifs du type triode ou transistor exigeant l'application continue d'un signal de commande utilisant uniquement des dispositifs à semi-conducteurs avec commande automatique de la tension ou du courant de sortie, p.ex. régulateurs à commutation comprenant plusieurs dispositifs à semi-conducteurs comme dispositifs de commande finale pour une charge unique
  • H02M 1/42 - Circuits ou dispositions pour corriger ou ajuster le facteur de puissance dans les convertisseurs ou les onduleurs
  • H02M 1/32 - Moyens pour protéger les convertisseurs autrement que par mise hors circuit automatique
  • H02M 1/08 - Circuits spécialement adaptés à la production d'une tension de commande pour les dispositifs à semi-conducteurs incorporés dans des convertisseurs statiques
  • H02M 7/219 - Transformation d'une puissance d'entrée en courant alternatif en une puissance de sortie en courant continu sans possibilité de réversibilité par convertisseurs statiques utilisant des tubes à décharge avec électrode de commande ou des dispositifs à semi-conducteurs avec électrode de commande utilisant des dispositifs du type triode ou transistor exigeant l'application continue d'un signal de commande utilisant uniquement des dispositifs à semi-conducteurs dans une configuration en pont
  • H02M 1/00 - APPAREILS POUR LA TRANSFORMATION DE COURANT ALTERNATIF EN COURANT ALTERNATIF, DE COURANT ALTERNATIF EN COURANT CONTINU OU VICE VERSA OU DE COURANT CONTINU EN COURANT CONTINU ET EMPLOYÉS AVEC LES RÉSEAUX DE DISTRIBUTION D'ÉNERGIE OU DES SYSTÈMES D'ALI; TRANSFORMATION D'UNE PUISSANCE D'ENTRÉE EN COURANT CONTINU OU COURANT ALTERNATIF EN UNE PUISSANCE DE SORTIE DE CHOC; LEUR COMMANDE OU RÉGULATION - Détails d'appareils pour transformation

61.

METHOD FOR DEFINING A GAP HEIGHT WITHIN AN IMAGE SENSOR PACKAGE

      
Numéro d'application 18487611
Statut En instance
Date de dépôt 2023-10-16
Date de la première publication 2024-02-01
Propriétaire SEMICONDUCTOR COMPONENTS INDUSTRIES, LLC (USA)
Inventeur(s) Hsieh, Yu-Te

Abrégé

According to an aspect, an image sensor package includes a substrate, an image sensor die coupled to the substrate, a light transmitting member, and a plurality of pillar members disposed between and contacting the image sensor die and the light transmitting member. A height of the plurality of pillar members defines a gap height between an active region of the image sensor die and the light transmitting member. The image sensor package including a bonding material that couples the light transmitting member to the image sensor. The bonding material contacts a side of a pillar member, of the plurality of pillar members, that extends between a first end contacting the light transmitting member and a second end contacting the image sensor die.

Classes IPC  ?

62.

LED DRIVER SUITABLE FOR LOW-VOLTAGE OPERATION AND METHOD THEREFOR

      
Numéro d'application 17813405
Statut En instance
Date de dépôt 2022-07-19
Date de la première publication 2024-01-25
Propriétaire SEMICONDUCTOR COMPONENTS INDUSTRIES, LLC (USA)
Inventeur(s)
  • Bras, Sebastien
  • Plojhar, Jan

Abrégé

In one form, a switching controller includes a buck controller and a bypass circuit. The buck controller has an input for receiving a variable voltage, an output for providing a buck voltage by switching the variable voltage into an inductive output filter according to a switching signal having a variable duty cycle to regulate a current into a load. The bypass circuit is coupled to the buck controller for comparing the variable duty cycle of the switching signal to a threshold, for activating a bypass signal in response to the variable duty cycle exceeding the threshold, and for subsequently de-activating the bypass signal according to a predetermined algorithm.

Classes IPC  ?

  • H05B 45/375 - Alimentation du circuit à découpage [SMPS] en utilisant une topologie de dévoltage
  • H05B 45/44 - Circuits pour faire fonctionner des diodes électroluminescentes [LED] - Détails des circuits de charge à LED avec un contrôle actif à l'intérieur d'une matrice de LED
  • H05B 45/14 - Commande de l'intensité de la lumière à l'aide d'une rétroaction électrique provenant de LED ou de modules de LED

63.

SYSTEMS AND METHODS FOR DESIGNING A MODULE SEMICONDUCTOR PRODUCT

      
Numéro d'application 18479179
Statut En instance
Date de dépôt 2023-10-02
Date de la première publication 2024-01-25
Propriétaire SEMICONDUCTOR COMPONENTS INDUSTRIES, LLC (USA)
Inventeur(s)
  • Victory, James Joseph
  • Neumaier, Klaus
  • Xiao, Yunpeng
  • Harper, Jonathan
  • Valenta, Vaclav
  • Benczkowski, Stanley
  • Bordignon, Thierry
  • Chu, Wai Lun

Abrégé

Implementations of a method of designing a module semiconductor product may include receiving a selection of a module type, one or more die, a placement of one or more wires, clips, or pins; and generating, using a processor, a module configuration file. The method may include generating a module bonding diagram using a build diagram system module; selecting one or more SPICE models corresponding with the die; and generating a product SPICE model and a three dimensional model for the module semiconductor product. The method may include generating one or more datasheet characteristics of the module semiconductor product with at least the product SPICE model and the product simulation module, generating a product datasheet for the module semiconductor product using the datasheet formation module, and providing access to at least the module bonding diagram, the product SPICE model, the three dimensional model, and the product datasheet to the user.

Classes IPC  ?

  • G06F 30/31 - Saisie informatique, p.ex. éditeurs spécifiquement adaptés à la conception de circuits
  • G06F 30/367 - Vérification de la conception, p.ex. par simulation, programme de simulation avec emphase de circuit intégré [SPICE], méthodes directes ou de relaxation
  • G06F 30/392 - Conception de plans ou d’agencements, p.ex. partitionnement ou positionnement
  • G06F 30/398 - Vérification ou optimisation de la conception, p.ex. par vérification des règles de conception [DRC], vérification de correspondance entre géométrie et schéma [LVS] ou par les méthodes à éléments finis [MEF]
  • G06N 3/04 - Architecture, p.ex. topologie d'interconnexion
  • G06N 3/08 - Méthodes d'apprentissage

64.

MODULE WITH SUBSTRATE RECESS FOR CONDUCTIVE-BONDING COMPONENT

      
Numéro d'application 18479565
Statut En instance
Date de dépôt 2023-10-02
Date de la première publication 2024-01-25
Propriétaire SEMICONDUCTOR COMPONENTS INDUSTRIES, LLC (USA)
Inventeur(s)
  • Gu, Leo
  • Ji, Sixin
  • Chang, Jie
  • Lee, Keunhyuk
  • Liu, Yong

Abrégé

In one general aspect, a method can include forming a recess and a mesa in a metal layer associated with a substrate, and disposing a first portion of a conductive-bonding component on the mesa and a second portion of the conductive-bonding component in the recess. The method can include disposing a semiconductor component on the conductive-bonding component such that the second portion of the conductive-bonding component is disposed between an edge of the semiconductor component and a bottom surface of the recess.

Classes IPC  ?

  • H01L 23/373 - Refroidissement facilité par l'emploi de matériaux particuliers pour le dispositif
  • H01L 23/00 - DISPOSITIFS À SEMI-CONDUCTEURS NON COUVERTS PAR LA CLASSE - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
  • H01L 21/48 - Fabrication ou traitement de parties, p.ex. de conteneurs, avant l'assemblage des dispositifs, en utilisant des procédés non couverts par l'un uniquement des groupes

65.

DUAL SIDE COOLED POWER MODULE WITH THREE-DIMENSIONAL DIRECT BONDED METAL SUBSTRATES

      
Numéro d'application 17813380
Statut En instance
Date de dépôt 2022-07-19
Date de la première publication 2024-01-25
Propriétaire SEMICONDUCTOR COMPONENTS INDUSTRIES, LLC (USA)
Inventeur(s)
  • Liu, Yong
  • Lin, Yusheng
  • Teysseyre, Jerome

Abrégé

A substrate includes a ceramic tile and a three-dimensional (3D) conductive structure. The 3D conductive structure includes a planar base layer having a bottom surface bonded to a top surface of the ceramic tile, and a block disposed above the planar base layer. The block is monolithically integrated with the planar base layer. A top surface of the block is configured as a die attach pad. The planar base layer has a base vertical thickness from the top surface of the ceramic tile to a top surface of the planar base layer. The block and the planar base layer have a combined vertical thickness from the top surface of the ceramic tile to a top surface of the block that is greater than the base vertical thickness.

Classes IPC  ?

  • H01L 23/498 - Connexions électriques sur des substrats isolants
  • H01L 23/367 - Refroidissement facilité par la forme du dispositif
  • H01L 23/00 - DISPOSITIFS À SEMI-CONDUCTEURS NON COUVERTS PAR LA CLASSE - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide

66.

STACKED CHIP SCALE OPTICAL SENSOR PACKAGE

      
Numéro d'application 17813972
Statut En instance
Date de dépôt 2022-07-21
Date de la première publication 2024-01-25
Propriétaire SEMICONDUCTOR COMPONENTS INDUSTRIES, LLC (USA)
Inventeur(s) Wu, Weng-Jin

Abrégé

In a general aspect, a package includes an optical sensor die fabricated in a semiconductor wafer. The optical sensor die has an optically active area on a front side of the semiconductor wafer generating a raw image signal. A transparent cover attached to the front side of the semiconductor wafer above the optically active area of the optical sensor die. An image signal processor (ISP) die processing the raw image signal is embedded in a layer of molding material attached to a back side the semiconductor wafer opposite the front side of the semiconductor wafer.

Classes IPC  ?

  • H01L 27/146 - Structures de capteurs d'images
  • H01L 23/00 - DISPOSITIFS À SEMI-CONDUCTEURS NON COUVERTS PAR LA CLASSE - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide

67.

HETEROGENEOUS EMBEDDED POWER DEVICE PACKAGE USING DAM AND FILL

      
Numéro d'application 17814566
Statut En instance
Date de dépôt 2022-07-25
Date de la première publication 2024-01-25
Propriétaire SEMICONDUCTOR COMPONENTS INDUSTRIES, LLC (USA)
Inventeur(s)
  • Krishnan, Shutesh
  • Chew, Chee Hiong

Abrégé

A package includes a dielectric fill material layer embedding a first semiconductor die, a connector clip, and a second semiconductor die. The connector clip has a segment disposed above the dielectric fill material layer embedding the first semiconductor die. This segment of the connector clip is aligned along a same direction as a top surface of the first semiconductor die. The second semiconductor die is disposed on the segment of the connector clip disposed above the dielectric fill material layer.

Classes IPC  ?

  • H01L 25/18 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide les dispositifs étant de types prévus dans plusieurs sous-groupes différents du même groupe principal des groupes , ou dans une seule sous-classe de ,
  • H01L 23/00 - DISPOSITIFS À SEMI-CONDUCTEURS NON COUVERTS PAR LA CLASSE - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
  • H01L 23/31 - Capsulations, p.ex. couches de capsulation, revêtements caractérisées par leur disposition
  • H01L 21/56 - Capsulations, p.ex. couches de capsulation, revêtements

68.

TRANSFER MOLDED POWER MODULES AND METHODS OF MANUFACTURE

      
Numéro d'application 18345308
Statut En instance
Date de dépôt 2023-06-30
Date de la première publication 2024-01-25
Propriétaire SEMICONDUCTOR COMPONENTS INDUSTRIES, LLC (USA)
Inventeur(s)
  • Teysseyre, Jerome
  • Jeon, Oseob
  • Chew, Chee Hiong
  • Im, Seungwon

Abrégé

In a general aspect, an electronic device assembly includes a circuit including at least one semiconductor die, and a molded body encapsulating the circuit. The molded body has a primary surface arranged in a plane and a side surface that is non-parallel with the plane. The assembly also includes a slot defined in the primary surface of the molded body, and a signal lead extending out of the side surface of the molded body. The signal lead is electrically coupled with the circuit and has a plurality of bends that include a bend of that is at least partially disposed in the slot.

Classes IPC  ?

  • H01L 23/495 - Cadres conducteurs
  • H01L 25/065 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide les dispositifs étant tous d'un type prévu dans le même sous-groupe des groupes , ou dans une seule sous-classe de , , p.ex. ensembles de diodes redresseuses les dispositifs n'ayant pas de conteneurs séparés les dispositifs étant d'un type prévu dans le groupe
  • H01L 23/31 - Capsulations, p.ex. couches de capsulation, revêtements caractérisées par leur disposition
  • H01L 21/56 - Capsulations, p.ex. couches de capsulation, revêtements
  • H01R 12/58 - Connexions fixes pour circuits imprimés rigides ou structures similaires caractérisées par les bornes bornes pour insertion dans des trous

69.

SEMICONDUCTOR DEVICES WITH DISSIMLAR MATERIALS AND METHODS

      
Numéro d'application 18479630
Statut En instance
Date de dépôt 2023-10-02
Date de la première publication 2024-01-25
Propriétaire SEMICONDUCTOR COMPONENTS INDUSTRIES, LLC (USA)
Inventeur(s) Grivna, Gordon M.

Abrégé

A method of manufacturing an electronic device includes providing a work piece comprising a first material, a first side, a second side opposite to the first side, and a first CTE. The method includes providing recesses extending into the work piece from the first side and comprising a pattern. The method includes providing a second material comprising a second CTE within the recesses and over the first material between the recesses. The method includes providing a third material comprising a third CTE over one of the second side or the second material. The third CTE and the second CTE are different than the first CTE.

Classes IPC  ?

  • H01L 29/165 - Corps semi-conducteurs caractérisés par les matériaux dont ils sont constitués comprenant, mis à part les matériaux de dopage ou autres impuretés, seulement des éléments du groupe IV de la classification périodique, sous forme non combinée comprenant plusieurs des éléments prévus en dans différentes régions semi-conductrices
  • H01L 21/285 - Dépôt de matériaux conducteurs ou isolants pour les électrodes à partir d'un gaz ou d'une vapeur, p.ex. condensation
  • H01L 29/06 - Corps semi-conducteurs caractérisés par les formes, les dimensions relatives, ou les dispositions des régions semi-conductrices

70.

THROUGH-SUBSTRATE-VIA IN PHOTOSENSITIVE MODULE

      
Numéro d'application 18350445
Statut En instance
Date de dépôt 2023-07-11
Date de la première publication 2024-01-18
Propriétaire SEMICONDUCTOR COMPONENTS INDUSTRIES, LLC (USA)
Inventeur(s)
  • Chen, Ming-Yao
  • Chang, Chien-Wei
  • Tu, Chih-Hung

Abrégé

A package includes an optical sensor die. The optical sensor die has an optically active surface area (OASA) disposed on a front side of a substrate. A glass cover is disposed above the OASA and attached to the front side the substrate by a dam material. A through-substrate via (TSV) extends from an opening at a back side of the substrate toward a front side of the substrate. The TSV has a stepped bottom surface at the front side of the substrate. The TSV provides access for electrical connections between the back side of the substrate and the front side of the substrate.

Classes IPC  ?

  • H01L 27/146 - Structures de capteurs d'images
  • H01L 23/00 - DISPOSITIFS À SEMI-CONDUCTEURS NON COUVERTS PAR LA CLASSE - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide

71.

SEMICONDUCTOR DEVICE PACKAGE

      
Numéro d'application 18349440
Statut En instance
Date de dépôt 2023-07-10
Date de la première publication 2024-01-18
Propriétaire SEMICONDUCTOR COMPONENTS INDUSTRIES, LLC (USA)
Inventeur(s)
  • Chang, Jie
  • Yuan, Xiaoying
  • Lee, Keunhyuk
  • Bilardo, Paolo

Abrégé

A package includes a semiconductor die attached to a substrate and a molded body encapsulating the semiconductor die. The molded body is a six-sided rectangular box-like structure and at least a corner portion of the molded body formed by two adjacent sides is devoid of molding material reducing a size and a weight of the molded body.

Classes IPC  ?

  • H01L 23/31 - Capsulations, p.ex. couches de capsulation, revêtements caractérisées par leur disposition
  • H01L 23/495 - Cadres conducteurs
  • H01L 23/498 - Connexions électriques sur des substrats isolants
  • H01L 23/367 - Refroidissement facilité par la forme du dispositif
  • H01L 21/56 - Capsulations, p.ex. couches de capsulation, revêtements

72.

PACKAGING STRUCTURE AND METHOD OF A PHOTOSENSITIVE MODULE

      
Numéro d'application 18350474
Statut En instance
Date de dépôt 2023-07-11
Date de la première publication 2024-01-18
Propriétaire SEMICONDUCTOR COMPONENTS INDUSTRIES, LLC (USA)
Inventeur(s)
  • Chen, Ming-Yao
  • Chang, Chien-Wei

Abrégé

A semiconductor die includes a semiconductor device fabricated in a substrate. The substrate has a front side, a back side, and an inclined sidewall extending from the back side to the front side. A contact pad is connected to the semiconductor device. The contact pad is embedded in an inter dielectric layer (IDL) disposed in the front side. The contact pad has a contact pad edge with a surface aligned along the inclined sidewall. A redistribution layer (RDL) is disposed on the inclined sidewall. The RDL is physically and electrically connected to the contact pad directly through the surface of the contact pad edge aligned along the inclined sidewall.

Classes IPC  ?

  • H01L 27/146 - Structures de capteurs d'images
  • H01L 21/3065 - Gravure par plasma; Gravure au moyen d'ions réactifs
  • H01L 21/768 - Fixation d'interconnexions servant à conduire le courant entre des composants distincts à l'intérieur du dispositif
  • H01L 21/56 - Capsulations, p.ex. couches de capsulation, revêtements
  • H01L 21/48 - Fabrication ou traitement de parties, p.ex. de conteneurs, avant l'assemblage des dispositifs, en utilisant des procédés non couverts par l'un uniquement des groupes

73.

DIODES WITH SCHOTTKY CONTACT INCLUDING LOCALIZED SURFACE REGIONS

      
Numéro d'application US2023068398
Numéro de publication 2024/015668
Statut Délivré - en vigueur
Date de dépôt 2023-06-14
Date de publication 2024-01-18
Propriétaire SEMICONDUCTOR COMPONENTS INDUSTRIES, LLC (USA)
Inventeur(s)
  • Bolotnikov, Alexander Viktorovich
  • Allerstam, Fredrik

Abrégé

In a general aspect, a diode (100) includes a substrate (102) of a first conductivity type, a semiconductor layer (104) of the first conductivity type disposed on the substrate and including a drift region (120), a shield region (110a) of a second conductivity type disposed in the semiconductor layer adjacent to the drift region, and a surface region (132a) of the first conductivity type disposed in a first portion of the drift region adjacent to the shield region. The surface region has a doping concentration greater than a doping concentration of a second portion of the drift region adjacent to the surface region. The second portion excludes the surface region. The diode includes a Schottky material (130) disposed on at least a portion of the shield region, the surface region in the first portion of the drift region; and the second portion of the drift region.

Classes IPC  ?

  • H01L 29/06 - Corps semi-conducteurs caractérisés par les formes, les dimensions relatives, ou les dispositions des régions semi-conductrices
  • H01L 21/329 - Procédés comportant plusieurs étapes pour la fabrication de dispositifs du type bipolaire, p.ex. diodes, transistors, thyristors les dispositifs comportant une ou deux électrodes, p.ex. diodes
  • H01L 29/872 - Diodes Schottky
  • H01L 29/20 - Corps semi-conducteurs caractérisés par les matériaux dont ils sont constitués comprenant, à part les matériaux de dopage ou autres impuretés, uniquement des composés AIIIBV
  • H01L 29/16 - Corps semi-conducteurs caractérisés par les matériaux dont ils sont constitués comprenant, mis à part les matériaux de dopage ou autres impuretés, seulement des éléments du groupe IV de la classification périodique, sous forme non combinée

74.

DIGITAL COMMUNICATIONS BUS SUITABLE FOR AUTOMOTIVE APPLICATIONS

      
Numéro d'application 17811009
Statut En instance
Date de dépôt 2022-07-06
Date de la première publication 2024-01-11
Propriétaire SEMICONDUCTOR COMPONENTS INDUSTRIES, LLC (USA)
Inventeur(s)
  • Eggermont, Jean-Paul Anna Joseph
  • Vorenholt, Johannes
  • Hus, Peter

Abrégé

Provided herein is a digital communications bus suitable for automotive applications, along with bus controllers and sensors that use the bus and its associated communication methods. One illustrative sensor includes: a clock signal generator; a bus interface coupled to differential signal conductors to detect periodic synchronization pulses from a bus controller; and a controller that aligns a clock signal from the clock signal generator with the periodic synchronization pulses. The bus interface sends digital data between the periodic synchronization pulses to the bus controller using the clock signal to control symbol transitions.

Classes IPC  ?

  • H04L 7/00 - Dispositions pour synchroniser le récepteur avec l'émetteur

75.

SPAD-BASED DEVICES WITH TRANSISTOR STACKING

      
Numéro d'application 17811149
Statut En instance
Date de dépôt 2022-07-07
Date de la première publication 2024-01-11
Propriétaire SEMICONDUCTOR COMPONENTS INDUSTRIES, LLC (USA)
Inventeur(s)
  • Ledvina, Jan
  • Palubiak, Dariusz Piotr

Abrégé

An imaging system may include a plurality of SPAD pixels. Each SPAD pixel may have a SPAD on a first die and reset, quench, and readout circuitry on a second die. The circuitry for a SPAD pixel on the second die may include stacked-transistor structures configured to operate in a high voltage domain and may include readout circuitry configured to operate in a low voltage domain. The stacked-transistor structures may include p-type transistors formed at a same n-type substrate well and sharing a same bulk connection. The stacked-transistor structures may also include n-type transistors formed at a same p-type substrate well and sharing a same bulk connection.

Classes IPC  ?

76.

DIODES WITH SCHOTTKY CONTACT INCLUDING LOCALIZED SURFACE REGIONS

      
Numéro d'application 17811618
Statut En instance
Date de dépôt 2022-07-11
Date de la première publication 2024-01-11
Propriétaire SEMICONDUCTOR COMPONENTS INDUSTRIES, LLC (USA)
Inventeur(s)
  • Bolotnikov, Alexander Viktorovich
  • Allerstam, Fredrik

Abrégé

In some aspects, the techniques described herein relate to a diode including: a substrate of a first conductivity type; a semiconductor layer of the first conductivity type disposed on the substrate, the semiconductor layer including a drift region; a shield region of a second conductivity type disposed in the semiconductor layer adjacent to the drift region; a surface region of the first conductivity type disposed in a first portion of the drift region adjacent to the shield region, the surface region having a doping concentration that is greater than a doping concentration of a second portion of the drift region adjacent to the surface region, the second portion of the drift region excluding the surface region; and a Schottky material disposed on: at least a portion of the shield region; the surface region in the first portion of the drift region; and the second portion of the drift region.

Classes IPC  ?

  • H01L 29/872 - Diodes Schottky
  • H01L 29/16 - Corps semi-conducteurs caractérisés par les matériaux dont ils sont constitués comprenant, mis à part les matériaux de dopage ou autres impuretés, seulement des éléments du groupe IV de la classification périodique, sous forme non combinée
  • H01L 29/06 - Corps semi-conducteurs caractérisés par les formes, les dimensions relatives, ou les dispositions des régions semi-conductrices

77.

REVERSE RECOVERY CHARGE REDUCTION IN SEMICONDUCTOR DEVICES

      
Numéro d'application 18469780
Statut En instance
Date de dépôt 2023-09-19
Date de la première publication 2024-01-11
Propriétaire SEMICONDUCTOR COMPONENTS INDUSTRIES, LLC (USA)
Inventeur(s)
  • Deng, Shengling
  • Probst, Dean E.
  • Hossain, Zia

Abrégé

In a general aspect, a method can include forming well region of one conductivity type in a semiconductor region of another conductivity type An interface between the well region and the semiconductor region can define a diode junction at a depth below an upper surface of the semiconductor region. The method can further include forming at least one dielectric region in the semiconductor region. A dielectric region of the at least one dielectric region can have an upper surface that is disposed in the well region at a depth in the semiconductor region that is above the depth of the diode junction; and a lower surface that is disposed in the semiconductor region at a depth in the semiconductor region that is the same depth as the diode junction or below the depth of the diode junction.

Classes IPC  ?

  • H01L 29/06 - Corps semi-conducteurs caractérisés par les formes, les dimensions relatives, ou les dispositions des régions semi-conductrices
  • H01L 29/78 - Transistors à effet de champ l'effet de champ étant produit par une porte isolée
  • H01L 29/739 - Dispositifs du type transistor, c.à d. susceptibles de répondre en continu aux signaux de commande appliqués commandés par effet de champ
  • H01L 29/868 - Diodes PIN
  • H01L 29/66 - Types de dispositifs semi-conducteurs
  • H01L 29/08 - Corps semi-conducteurs caractérisés par les formes, les dimensions relatives, ou les dispositions des régions semi-conductrices avec des régions semi-conductrices connectées à une électrode transportant le courant à redresser, amplifier ou commuter, cette électrode faisant partie d'un dispositif à semi-conducteur qui comporte trois électrodes ou plus
  • H01L 29/10 - Corps semi-conducteurs caractérisés par les formes, les dimensions relatives, ou les dispositions des régions semi-conductrices avec des régions semi-conductrices connectées à une électrode ne transportant pas le courant à redresser, amplifier ou commuter, cette électrode faisant partie d'un dispositif à semi-conducteur qui comporte trois électrodes ou plus

78.

MOLDED SEMICONDUCTOR PACKAGE AND RELATED METHODS

      
Numéro d'application 18466667
Statut En instance
Date de dépôt 2023-09-13
Date de la première publication 2024-01-04
Propriétaire SEMICONDUCTOR COMPONENTS INDUSTRIES, LLC (USA)
Inventeur(s)
  • Wang, Sw
  • Chew, Ch
  • Kurose, Eiji
  • Liew, How Kiat

Abrégé

Implementations of semiconductor packages may include: a semiconductor die having a first side and a second side; one or more bumps included on the first side of the wafer, the bumps comprising a first layer having a first metal and a second layer including a second metal. The first layer may have a first thickness and the second layer may have a second thickness. The semiconductor package may also have a mold compound encapsulating all the semiconductor die except for a face of the one or more bumps.

Classes IPC  ?

  • H01L 23/00 - DISPOSITIFS À SEMI-CONDUCTEURS NON COUVERTS PAR LA CLASSE - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
  • H01L 23/31 - Capsulations, p.ex. couches de capsulation, revêtements caractérisées par leur disposition
  • H01L 21/56 - Capsulations, p.ex. couches de capsulation, revêtements

79.

DIRECT BONDED COPPER SUBSTRATES FABRICATED USING SILVER SINTERING

      
Numéro d'application 18469615
Statut En instance
Date de dépôt 2023-09-19
Date de la première publication 2024-01-04
Propriétaire SEMICONDUCTOR COMPONENTS INDUSTRIES, LLC (USA)
Inventeur(s)
  • Tolentino, Erik Nino Mercado
  • Krishnan, Shutesh
  • Carney, Francis J.

Abrégé

A method includes applying a sintering precursor material layer to each of a first surface and a second surface of a ceramic tile, and assembling a precursor assembly of a direct bonded copper (DBC) substrate by coupling a first leadframe on the sinter precursor material layer on the first surface of the ceramic tile and a second leadframe on the second surface of the sinter precursor material layer on a second surface of the ceramic tile such that the ceramic tile is disposed between the first leadframe and the second leadframe. The method further includes sinter bonding the first leadframe and the second leadframe to the ceramic tile to form a sinter bonded DBC substrate.

Classes IPC  ?

  • H01L 23/373 - Refroidissement facilité par l'emploi de matériaux particuliers pour le dispositif
  • B22F 7/06 - Fabrication de couches composites, de pièces ou d'objets à base de poudres métalliques, par frittage avec ou sans compactage de pièces ou objets composés de parties différentes, p.ex. pour former des outils à embouts rapportés
  • H01L 21/48 - Fabrication ou traitement de parties, p.ex. de conteneurs, avant l'assemblage des dispositifs, en utilisant des procédés non couverts par l'un uniquement des groupes

80.

METHODS AND SYSTEM FOR POSITION STABILIZATION

      
Numéro d'application 18466555
Statut En instance
Date de dépôt 2023-09-13
Date de la première publication 2024-01-04
Propriétaire SEMICONDUCTOR COMPONENTS INDUSTRIES, LLC (USA)
Inventeur(s) Abe, Koichi

Abrégé

Various embodiments of the present technology may provide methods and systems for position stabilization. The methods and systems for position stabilization may be integrated within an electronic device. An exemplary system may include a driver circuit responsive to a gyro sensor and a feedback signal from an actuator. The driver circuit may be configured to calibrate a gain applied to a drive signal based on the posture of the electronic device.

Classes IPC  ?

  • G02B 27/64 - Systèmes pour donner des images utilisant des éléments optiques pour la stabilisation latérale et angulaire de l'image
  • G01P 15/18 - Mesure de l'accélération; Mesure de la décélération; Mesure des chocs, c. à d. d'une variation brusque de l'accélération dans plusieurs dimensions
  • H02P 7/025 - Dispositions pour réguler ou commander la vitesse ou le couple de moteurs électriques à courant continu les moteurs à courant continu étant du type linéaire les moteurs à courant continu étant du type à bobine mobile, p.ex. moteurs de bobine acoustique
  • G02B 7/09 - Montures, moyens de réglage ou raccords étanches à la lumière pour éléments optiques pour lentilles avec mécanisme de mise au point ou pour faire varier le grossissement adaptés pour la mise au point automatique ou pour faire varier le grossissement de façon automatique

81.

VERTICAL GALLIUM NITRIDE BASED FETS WITH REGROWN SOURCE CONTACTS

      
Numéro d'application 18213707
Statut En instance
Date de dépôt 2023-06-23
Date de la première publication 2023-12-28
Propriétaire SEMICONDUCTOR COMPONENTS INDUSTRIES, LLC (USA)
Inventeur(s)
  • Drowley, Clifford
  • Edwards, Andrew P.
  • Pidaparthi, Subhash Srinivas
  • Sharifzadeh, Shahin

Abrégé

A transistor includes a III-nitride substrate, a first III-nitride layer on the III-nitride substrate, wherein the first III-nitride layer is characterized by a first conductivity type, and a plurality of III-nitride fins on the first III-nitride layer, wherein each of the plurality of III-nitride fins is separated by one of a plurality of first recess regions and characterized by a fin surface, wherein the plurality of III-nitride fins are characterized by the first conductivity type. The transistor also includes a III-nitride gate layer having a second conductivity type opposite to the first conductivity type in the plurality of first recess regions, wherein a surface of the III-nitride gate layer is substantially coplanar with the fin surface, and a regrown III-nitride source contact portion coupled to each of the plurality of III-nitride fins, wherein the regrown III-nitride source contact portion is characterized by the first conductivity type.

Classes IPC  ?

  • H01L 29/66 - Types de dispositifs semi-conducteurs
  • H01L 29/78 - Transistors à effet de champ l'effet de champ étant produit par une porte isolée
  • H01L 29/08 - Corps semi-conducteurs caractérisés par les formes, les dimensions relatives, ou les dispositions des régions semi-conductrices avec des régions semi-conductrices connectées à une électrode transportant le courant à redresser, amplifier ou commuter, cette électrode faisant partie d'un dispositif à semi-conducteur qui comporte trois électrodes ou plus
  • H01L 29/20 - Corps semi-conducteurs caractérisés par les matériaux dont ils sont constitués comprenant, à part les matériaux de dopage ou autres impuretés, uniquement des composés AIIIBV

82.

SCHOTTKY RECTIFIER WITH SURGE-CURRENT RUGGEDNESS

      
Numéro d'application 18322249
Statut En instance
Date de dépôt 2023-05-23
Date de la première publication 2023-12-21
Propriétaire SEMICONDUCTOR COMPONENTS INDUSTRIES, LLC (USA)
Inventeur(s) Konstantinov, Andrei

Abrégé

A SiC Schottky rectifier with surge current ruggedness is described. The Schottky rectifier includes one or more multi-layer bodies that provide multiple types of surge current protection.

Classes IPC  ?

  • H01L 29/872 - Diodes Schottky
  • H01L 29/16 - Corps semi-conducteurs caractérisés par les matériaux dont ils sont constitués comprenant, mis à part les matériaux de dopage ou autres impuretés, seulement des éléments du groupe IV de la classification périodique, sous forme non combinée
  • H01L 29/06 - Corps semi-conducteurs caractérisés par les formes, les dimensions relatives, ou les dispositions des régions semi-conductrices
  • H01L 29/66 - Types de dispositifs semi-conducteurs
  • H01L 21/04 - Fabrication ou traitement des dispositifs à semi-conducteurs ou de leurs parties constitutives les dispositifs présentant au moins une barrière de potentiel ou une barrière de surface, p.ex. une jonction PN, une région d'appauvrissement, ou une région de concentration de porteurs de charges
  • H01L 21/761 - Jonctions PN
  • H01L 29/36 - Corps semi-conducteurs caractérisés par la concentration ou la distribution des impuretés

83.

METHOD AND SYSTEM FOR FABRICATION OF A VERTICAL FIN-BASED FIELD EFFECT TRANSISTOR

      
Numéro d'application 18213781
Statut En instance
Date de dépôt 2023-06-23
Date de la première publication 2023-12-21
Propriétaire SEMICONDUCTOR COMPONENTS INDUSTRIES, LLC (USA)
Inventeur(s)
  • Drowley, Clifford
  • Milano, Ray
  • Pidaparthi, Subhash Srinivas
  • Edwards, Andrew P.
  • Cui, Hao
  • Sharifzadeh, Shahin

Abrégé

A method of fabricating a vertical fin-based field effect transistor (FET) includes providing a semiconductor substrate having a first surface and a second surface, the semiconductor substrate having a first conductivity type, epitaxially growing a first semiconductor layer on the first surface of the semiconductor substrate, the first semiconductor layer having the first conductivity type and including a drift layer and a graded doping layer on the drift layer, and epitaxially growing a second semiconductor layer having the first conductivity type on the graded doping layer. The method also includes forming a metal compound layer on the second semiconductor layer, forming a patterned hard mask layer on the metal compound layer, and etching the metal compound layer and the second semiconductor layer using the patterned hard mask layer as a mask exposing a surface of the graded doping layer to form a plurality of fins surrounded by a trench.

Classes IPC  ?

  • H01L 29/78 - Transistors à effet de champ l'effet de champ étant produit par une porte isolée
  • H01L 29/778 - Transistors à effet de champ avec un canal à gaz de porteurs de charge à deux dimensions, p.ex. transistors à effet de champ à haute mobilité électronique HEMT
  • H01L 29/66 - Types de dispositifs semi-conducteurs

84.

JET ABLATION DIE SINGULATION SYSTEMS AND RELATED METHODS

      
Numéro d'application 18363247
Statut En instance
Date de dépôt 2023-08-01
Date de la première publication 2023-12-21
Propriétaire SEMICONDUCTOR COMPONENTS INDUSTRIES, LLC (USA)
Inventeur(s) Seddon, Michael J.

Abrégé

Implementations of a method singulating a plurality of semiconductor die. Implementations may include: forming a pattern in a back metal layer coupled on a first side of a semiconductor substrate where the semiconductor substrate includes a plurality of semiconductor die. The method may include etching substantially through a thickness of the semiconductor substrate at the pattern in the back metal layer and jet ablating a layer of passivation material coupled to a second side of the semiconductor substrate to singulate the plurality of semiconductor die.

Classes IPC  ?

  • H01L 21/78 - Fabrication ou traitement de dispositifs consistant en une pluralité de composants à l'état solide ou de circuits intégrés formés dans ou sur un substrat commun avec une division ultérieure du substrat en plusieurs dispositifs individuels
  • H01L 21/3065 - Gravure par plasma; Gravure au moyen d'ions réactifs
  • H01L 21/304 - Traitement mécanique, p.ex. meulage, polissage, coupe
  • H01L 23/31 - Capsulations, p.ex. couches de capsulation, revêtements caractérisées par leur disposition
  • H01L 21/56 - Capsulations, p.ex. couches de capsulation, revêtements

85.

DEVICES, SYSTEMS AND PROCESSES FOR IMPROVING FREQUENCY MEASUREMENTS DURING REVERBERATION PERIODS FOR ULTRA-SONIC TRANSDUCERS

      
Numéro d'application 18456973
Statut En instance
Date de dépôt 2023-08-28
Date de la première publication 2023-12-21
Propriétaire SEMICONDUCTOR COMPONENTS INDUSTRIES, LLC (USA)
Inventeur(s)
  • Axman, Zdenek
  • Suchy, Tomas
  • Kamenicky, Petr

Abrégé

Embodiments include a primary short circuit coupled to a primary side of a transformer and a dampening element, coupled to a transducer coupled to a secondary side of the transformer, configured to dampen a received signal during a portion of a reverberation period.

Classes IPC  ?

  • B06B 1/02 - Procédés ou appareils pour produire des vibrations mécaniques de fréquence infrasonore, sonore ou ultrasonore utilisant l'énergie électrique

86.

INTEGRATED RESISTOR-TRANSISTOR-CAPACITOR SNUBBER

      
Numéro d'application 18310153
Statut En instance
Date de dépôt 2023-05-01
Date de la première publication 2023-12-14
Propriétaire SEMICONDUCTOR COMPONENTS INDUSTRIES, LLC (USA)
Inventeur(s)
  • Roig-Guitart, Jaume
  • Probst, Dean E.
  • Challa, Ashok

Abrégé

A circuit includes a metal-oxide semiconductor field-effect transistor (MOSFET) and a snubber circuit coupled between a drain and a source of the MOSFET. The snubber circuit includes a transistor disposed in parallel to the MOSFET. The transistor has a floating gate. The circuit further includes a capacitor in series with the transistor, and a resistor disposed parallel to the capacitor.

Classes IPC  ?

  • H03K 17/16 - Modifications pour éliminer les tensions ou courants parasites
  • H03K 17/0412 - Modifications pour accélérer la commutation sans réaction du circuit de sortie vers le circuit de commande par des dispositions prises dans le circuit de commande
  • H01L 29/78 - Transistors à effet de champ l'effet de champ étant produit par une porte isolée
  • H01L 27/088 - Dispositifs consistant en une pluralité de composants semi-conducteurs ou d'autres composants à l'état solide formés dans ou sur un substrat commun comprenant des éléments de circuit passif intégrés avec au moins une barrière de potentiel ou une barrière de surface le substrat étant un corps semi-conducteur comprenant uniquement des composants semi-conducteurs d'un seul type comprenant uniquement des composants à effet de champ les composants étant des transistors à effet de champ à porte isolée
  • H01L 27/06 - Dispositifs consistant en une pluralité de composants semi-conducteurs ou d'autres composants à l'état solide formés dans ou sur un substrat commun comprenant des éléments de circuit passif intégrés avec au moins une barrière de potentiel ou une barrière de surface le substrat étant un corps semi-conducteur comprenant une pluralité de composants individuels dans une configuration non répétitive

87.

METHOD OF REDUCING RESIDUAL CONTAMINATION IN SINGULATED SEMICONDUCTOR DIE

      
Numéro d'application 18453721
Statut En instance
Date de dépôt 2023-08-22
Date de la première publication 2023-12-14
Propriétaire SEMICONDUCTOR COMPONENTS INDUSTRIES, LLC (USA)
Inventeur(s) Grivna, Gordon M.

Abrégé

A method for processing electronic die includes providing a substrate having a plurality of electronic die formed as part of the substrate and separated from each other by spaces. The method includes placing the substrate onto a first carrier substrate. The method includes plasma etching the substrate through the spaces to form singulation lines adjacent the plurality of electronic die. The method includes exposing the plurality of electronic die to solvent vapors, such as heated solvent vapors, under reduced pressure to reduce the presence of residual contaminants resulting from the plasma etching step.

Classes IPC  ?

  • H01L 21/78 - Fabrication ou traitement de dispositifs consistant en une pluralité de composants à l'état solide ou de circuits intégrés formés dans ou sur un substrat commun avec une division ultérieure du substrat en plusieurs dispositifs individuels
  • H01L 21/67 - Appareils spécialement adaptés pour la manipulation des dispositifs à semi-conducteurs ou des dispositifs électriques à l'état solide pendant leur fabrication ou leur traitement; Appareils spécialement adaptés pour la manipulation des plaquettes pendant la fabrication ou le traitement des dispositifs à semi-conducteurs ou des dispositifs électriques à l'état solide ou de leurs composants
  • H01L 21/3065 - Gravure par plasma; Gravure au moyen d'ions réactifs

88.

DIODES INCLUDING MULTIPLE SCHOTTKY CONTACTS

      
Numéro d'application US2023066435
Numéro de publication 2023/239986
Statut Délivré - en vigueur
Date de dépôt 2023-05-01
Date de publication 2023-12-14
Propriétaire SEMICONDUCTOR COMPONENTS INDUSTRIES, LLC (USA)
Inventeur(s) Bolotnikov, Alexander Viktorovich

Abrégé

In a general aspect, a diode (100, 200) includes a substrate (102, 202) and a semiconductor layer (104, 204) of a first conductivity type disposed on the substrate and including a drift region (120, 220); a shield region (110a, 110b, 210a, 210b) of a second conductivity type disposed in the semiconductor layer adjacent to the drift region; a first Schottky material (132a, 132b, 236a, 236b) disposed on a portion of the shield region and a first portion of the drift region, and defining a first Schottky contact (142a, 142b, 246a, 246b) with the drift region; and a second Schottky material (130, 232a, 232b) disposed on a second portion of the drift region adjacent to the first Schottky material, and defining a second Schottky contact (240, 242a, 242b) with the drift region. A barrier height of the first Schottky contact is less than a barrier height of the second Schottky contact.

Classes IPC  ?

  • H01L 29/06 - Corps semi-conducteurs caractérisés par les formes, les dimensions relatives, ou les dispositions des régions semi-conductrices
  • H01L 29/16 - Corps semi-conducteurs caractérisés par les matériaux dont ils sont constitués comprenant, mis à part les matériaux de dopage ou autres impuretés, seulement des éléments du groupe IV de la classification périodique, sous forme non combinée
  • H01L 29/47 - Electrodes à barrière de Schottky
  • H01L 21/329 - Procédés comportant plusieurs étapes pour la fabrication de dispositifs du type bipolaire, p.ex. diodes, transistors, thyristors les dispositifs comportant une ou deux électrodes, p.ex. diodes
  • H01L 29/872 - Diodes Schottky
  • H01L 29/20 - Corps semi-conducteurs caractérisés par les matériaux dont ils sont constitués comprenant, à part les matériaux de dopage ou autres impuretés, uniquement des composés AIIIBV

89.

CONCEALED GATE TERMINAL SEMICONDUCTOR PACKAGES AND RELATED METHODS

      
Numéro d'application 18454970
Statut En instance
Date de dépôt 2023-08-24
Date de la première publication 2023-12-14
Propriétaire SEMICONDUCTOR COMPONENTS INDUSTRIES, LLC (USA)
Inventeur(s)
  • Almagro, Erwin Ian Vamenta
  • Quinones, Maria Clemens Ypil
  • Manatad, Romel N.
  • Estacio, Maria Cristina
  • Cabahug, Elsie Agdon

Abrégé

Semiconductor packages may include a lead frame, one or more semiconductor die coupled with the lead frame, and an interposer coupled with the lead frame and with at least one of the one or more semiconductor die. The interposer in implementations includes an electrically conductive material coupled with an electrically insulative material. The interposer may be coupled with the lead frame through the electrically insulative material such that the electrically conductive material is electrically isolated from the lead frame. The interposer may facilitate a gate node of the package being fully encapsulated within the package without being exposed through an encapsulant of the package. Fully encapsulating the gate node within the package may allow a contact pad of another node to have a larger area exposed through the encapsulant to provide greater heat transfer to a printed circuit board (PCB).

Classes IPC  ?

  • H01L 23/495 - Cadres conducteurs
  • H01L 23/31 - Capsulations, p.ex. couches de capsulation, revêtements caractérisées par leur disposition
  • H01L 23/522 - Dispositions pour conduire le courant électrique à l'intérieur du dispositif pendant son fonctionnement, d'un composant à un autre comprenant des interconnexions externes formées d'une structure multicouche de couches conductrices et isolantes inséparables du corps semi-conducteur sur lequel elles ont été déposées

90.

IMAGE SENSOR PACKAGING STRUCTURES AND RELATED METHODS

      
Numéro d'application 17664138
Statut En instance
Date de dépôt 2022-05-19
Date de la première publication 2023-12-07
Propriétaire SEMICONDUCTOR COMPONENTS INDUSTRIES, LLC (USA)
Inventeur(s) Hsu, Shou-Chian

Abrégé

An image sensor package may include an image sensor die including a bond pad and an optically transmissive lid coupled over the bond pad at an adhesive dam, the adhesive dam including a first layer directly coupled to a largest planar surface of the optically transmissive lid and a second optically opaque layer coupled over the bond pad.

Classes IPC  ?

91.

DIODES INCLUDING MULTIPLE SCHOTTKY CONTACTS

      
Numéro d'application 17805824
Statut En instance
Date de dépôt 2022-06-07
Date de la première publication 2023-12-07
Propriétaire SEMICONDUCTOR COMPONENTS INDUSTRIES, LLC (USA)
Inventeur(s) Bolotnikov, Alexander Viktorovich

Abrégé

In some aspects, a diode can include: a substrate and semiconductor layer of a first conductivity type, the semiconductor layer being disposed on the substrate and including a drift region; a shield region of a second conductivity type disposed in the semiconductor layer adjacent to the drift region; a first Schottky material disposed on at least a portion of the shield region and on a first portion of the drift region, the first Schottky material defining a first Schottky contact with an upper portion of the drift region; and a second Schottky material disposed on a second portion of the drift region, the second Schottky material being adjacent to the first Schottky material, the second Schottky material defining a second Schottky contact with the upper portion of the drift region, the first Schottky contact having a barrier height that is less than a barrier height of the second Schottky contact.

Classes IPC  ?

  • H01L 29/872 - Diodes Schottky
  • H01L 29/16 - Corps semi-conducteurs caractérisés par les matériaux dont ils sont constitués comprenant, mis à part les matériaux de dopage ou autres impuretés, seulement des éléments du groupe IV de la classification périodique, sous forme non combinée
  • H01L 29/06 - Corps semi-conducteurs caractérisés par les formes, les dimensions relatives, ou les dispositions des régions semi-conductrices
  • H01L 29/66 - Types de dispositifs semi-conducteurs

92.

METHODS AND SYSTEMS OF DRIVING ARRAYS OF DIODES

      
Numéro d'application 18446096
Statut En instance
Date de dépôt 2023-08-08
Date de la première publication 2023-11-30
Propriétaire SEMICONDUCTOR COMPONENTS INDUSTRIES, LLC (USA)
Inventeur(s) Eggermont, Jean-Paul Anna Joseph

Abrégé

Diode drivers, LIDAR systems, and methods for driving arrays of diodes. The diode driver includes a plurality of driver terminals, a plurality of row switches, a high-side switch, a low-side switch, a shorting switch, and a controller. Each of the plurality of row switches is coupled to an inductor and one of the plurality of driver terminals. The controller is configured to close the high-side switch, close the shorting switch, and open the low-side switch to increase an inductor current through the inductor. The controller is also configured to close a first row switch of the plurality of row switches. The controller is further configured to open the high-side switch, close the low-side switch, and open the shorting switch to drive the inductor current to a first driver terminal of the plurality of driver terminals. The controller is also configured to close the shorting switch to recirculate the inductor current.

Classes IPC  ?

  • H01S 5/042 - Excitation électrique
  • G01S 7/484 - Emetteurs
  • G01S 17/10 - Systèmes déterminant les données relatives à la position d'une cible pour mesurer la distance uniquement utilisant la transmission d'ondes à modulation d'impulsion interrompues
  • H01S 5/42 - Réseaux de lasers à émission de surface
  • H05B 41/282 - Circuits dans lesquels la lampe est alimentée par une puissance obtenue à partir de courant continu au moyen d'un convertisseur, p.ex. par courant continu à haute tension utilisant des convertisseurs statiques comportant des dispositifs à semi-conducteurs

93.

SCATTERING STRUCTURES FOR SINGLE-PHOTON AVALANCHE DIODES

      
Numéro d'application 18449356
Statut En instance
Date de dépôt 2023-08-14
Date de la première publication 2023-11-30
Propriétaire SEMICONDUCTOR COMPONENTS INDUSTRIES, LLC (USA)
Inventeur(s) Borthakur, Swarnal

Abrégé

An imaging device may include single-photon avalanche diodes (SPADs). To improve the sensitivity and signal-to-noise ratio of the SPADs, light scattering structures may be formed in the semiconductor substrate to increase the path length of incident light through the semiconductor substrate. The light scattering structures may include a low-index material formed in trenches in the semiconductor substrate. The light scattering structures may have different sizes and/or a layout with a non-uniform number of structures per unit area. SPAD devices may also include isolation structures in a ring around the SPADs to prevent crosstalk. The isolation structures may include metal-filled deep trench isolation structures. The metal filler may include tungsten.

Classes IPC  ?

  • H01L 31/02 - Dispositifs à semi-conducteurs sensibles aux rayons infrarouges, à la lumière, au rayonnement électromagnétique d'ondes plus courtes, ou au rayonnement corpusculaire, et spécialement adaptés, soit comme convertisseurs de l'énergie dudit rayonnement e; Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de ces dispositifs ou de leurs parties constitutives; Leurs détails - Détails
  • H01L 27/146 - Structures de capteurs d'images
  • H01L 31/055 - Dispositifs à semi-conducteurs sensibles aux rayons infrarouges, à la lumière, au rayonnement électromagnétique d'ondes plus courtes, ou au rayonnement corpusculaire, et spécialement adaptés, soit comme convertisseurs de l'énergie dudit rayonnement e; Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de ces dispositifs ou de leurs parties constitutives; Leurs détails adaptés comme dispositifs de conversion photovoltaïque [PV] Éléments optiques directement associés ou intégrés à la cellule PV, p.ex. moyens réflecteurs ou concentrateurs de lumière où la lumière est absorbée et réémise avec une longueur d’onde différente par l’élément optique directement associé ou intégré à la cellule PV, p.ex. en utilisant un matériau luminescent, des concentrateurs fluorescents ou des dispositions de convers
  • H01L 31/107 - Dispositifs sensibles au rayonnement infrarouge, visible ou ultraviolet caractérisés par une seule barrière de potentiel ou de surface la barrière de potentiel fonctionnant en régime d'avalanche, p.ex. photodiode à avalanche
  • H01L 31/0232 - Dispositifs à semi-conducteurs sensibles aux rayons infrarouges, à la lumière, au rayonnement électromagnétique d'ondes plus courtes, ou au rayonnement corpusculaire, et spécialement adaptés, soit comme convertisseurs de l'énergie dudit rayonnement e; Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de ces dispositifs ou de leurs parties constitutives; Leurs détails - Détails Éléments ou dispositions optiques associés au dispositif
  • G02B 3/06 - Lentilles simples ou composées à surfaces non sphériques à surfaces cylindriques ou en forme de tore

94.

METHODS AND APPARATUS FOR DRIVER CALIBRATION

      
Numéro d'application 18450123
Statut En instance
Date de dépôt 2023-08-15
Date de la première publication 2023-11-30
Propriétaire SEMICONDUCTOR COMPONENTS INDUSTRIES, LLC (USA)
Inventeur(s) Takeuchi, Seiji

Abrégé

Driver circuits, systems for driving actuators, and imaging systems with actuators. The driver circuit includes a current comparator circuit, a driver, and a replica circuit. The current comparator circuit includes a first node having a first voltage. The current comparator circuit also includes a second node having a second voltage. The driver includes a first terminal responsive to the second voltage. The driver also includes a second terminal connected to a reference voltage. The replica circuit includes a third terminal connected to the first node. The replica circuit also includes a fourth terminal connected to the second terminal of the driver. The replica circuit also includes a fifth terminal connected to the first terminal of the driver.

Classes IPC  ?

  • H03F 1/30 - Modifications des amplificateurs pour réduire l'influence des variations de la température ou de la tension d'alimentation
  • G03B 13/36 - Systèmes de mise au point automatique
  • G05F 3/24 - Régulation de la tension ou du courant là où la tension ou le courant sont continus utilisant des dispositifs non commandés à caractéristiques non linéaires consistant en des dispositifs à semi-conducteurs en utilisant des combinaisons diode-transistor dans lesquelles les transistors sont uniquement du type à effet de champ
  • H03F 3/45 - Amplificateurs différentiels
  • H02P 25/034 - Moteurs à bobine acoustique

95.

IMAGING DEVICES WITH IMAGE TRANSFORM CIRCUITRY FOR IMPROVED MOTION DETECTION

      
Numéro d'application 18366411
Statut En instance
Date de dépôt 2023-08-07
Date de la première publication 2023-11-30
Propriétaire SEMICONDUCTOR COMPONENTS INDUSTRIES, LLC (USA)
Inventeur(s)
  • Lu, Alexander
  • Lin, Kuang-Yen

Abrégé

An imaging device may include an image sensor that generates frames of image data in response to incident light with an array of image pixels, and processing circuitry that processes the image data. The processing circuitry may include a transformation circuit that applies transforms to subsampled frames of image data that are generated using a subset of the image pixels to produce transform values, and a comparator circuit that compares the transform values. The processing circuitry may determine that motion has occurred between sequential frames if a difference between a first transform value corresponding to a first image frame and a second transform value corresponding to a second image frame exceeds a threshold value. In response to determining that motion has occurred, the image sensor may generate full-frame image data using all of the pixels of the array of image pixels.

Classes IPC  ?

  • H04N 25/50 - Commande des paramètres d'exposition de capteurs SSIS
  • G06T 7/00 - Analyse d'image
  • G06T 7/262 - Analyse du mouvement utilisant des procédés de transformation de domaine, p.ex. des procédés de transformée de Fourier

96.

IMAGE SENSOR PACKAGING STRUCTURES AND RELATED METHODS

      
Numéro d'application 17664133
Statut En instance
Date de dépôt 2022-05-19
Date de la première publication 2023-11-23
Propriétaire SEMICONDUCTOR COMPONENTS INDUSTRIES, LLC (USA)
Inventeur(s)
  • Neo, Chee Peng
  • Hsieh, Yu-Te

Abrégé

Implementations of an image sensor package may include an image sensor die including at least one bond pad thereon; a bond wire wirebonded to the at least one bond pad; and an optically transmissive lid coupled to the image sensor die with an optically opaque film adhesive over the at least one bond pad. The bond wire may extend through the optically opaque film adhesive to the at least one bond pad.

Classes IPC  ?

  • H01L 27/146 - Structures de capteurs d'images
  • H01L 23/00 - DISPOSITIFS À SEMI-CONDUCTEURS NON COUVERTS PAR LA CLASSE - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide

97.

OPTOELECTRONIC DEVICE HAVING A MODULAR PACKAGE

      
Numéro d'application 17664485
Statut En instance
Date de dépôt 2022-05-23
Date de la première publication 2023-11-23
Propriétaire SEMICONDUCTOR COMPONENTS INDUSTRIES, LLC (USA)
Inventeur(s) Mcgarvey, Brian Patrick

Abrégé

A segmented optoelectronic semiconductor package may help to alleviate stresses resulting from bending that can cause a mechanical defect (e.g., crack) in a detector circuit. The bending can result from thermal growth/shrinkage of parts used in the optical electronic package and may be more pronounced for high aspect ratio detector circuits. The segmentation of the disclosed semiconductor package can create seams that allow the parts to flex without breaking. As a result, the disclosed semiconductor package may facilitate high aspect ratio optical detection over a wide temperature range.

Classes IPC  ?

  • H01L 31/107 - Dispositifs sensibles au rayonnement infrarouge, visible ou ultraviolet caractérisés par une seule barrière de potentiel ou de surface la barrière de potentiel fonctionnant en régime d'avalanche, p.ex. photodiode à avalanche
  • H01L 31/02 - Dispositifs à semi-conducteurs sensibles aux rayons infrarouges, à la lumière, au rayonnement électromagnétique d'ondes plus courtes, ou au rayonnement corpusculaire, et spécialement adaptés, soit comme convertisseurs de l'énergie dudit rayonnement e; Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de ces dispositifs ou de leurs parties constitutives; Leurs détails - Détails
  • H01L 27/146 - Structures de capteurs d'images

98.

SILICON CARBIDE TRENCH POWER DEVICE

      
Numéro d'application 18324526
Statut En instance
Date de dépôt 2023-05-26
Date de la première publication 2023-11-23
Propriétaire SEMICONDUCTOR COMPONENTS INDUSTRIES, LLC (USA)
Inventeur(s)
  • Lee, Kwangwon
  • Seo, Youngho
  • Domeij, Martin
  • Park, Kyeongseok

Abrégé

A power semiconductor device includes a substrate having a body region and a drift layer; a trench formed in the substrate; a gate dielectric structure including a first gate insulation layer having a first dielectric constant and a second gate insulation layer having a second dielectric constant different from the first dielectric constant; and a conductive material provided within the trench over the gate dielectric structure.

Classes IPC  ?

  • H01L 29/16 - Corps semi-conducteurs caractérisés par les matériaux dont ils sont constitués comprenant, mis à part les matériaux de dopage ou autres impuretés, seulement des éléments du groupe IV de la classification périodique, sous forme non combinée
  • H01L 29/78 - Transistors à effet de champ l'effet de champ étant produit par une porte isolée
  • H01L 29/66 - Types de dispositifs semi-conducteurs

99.

ANTI-FLARE SEMICONDUCTOR PACKAGES AND RELATED METHODS

      
Numéro d'application 18363289
Statut En instance
Date de dépôt 2023-08-01
Date de la première publication 2023-11-23
Propriétaire SEMICONDUCTOR COMPONENTS INDUSTRIES, LLC (USA)
Inventeur(s) Hsu, Shou-Chian

Abrégé

Implementations of semiconductor packages may include: a semiconductor die having a first side and a second side. A first side of an optically transmissive lid may be coupled to the second side of the semiconductor die through one or more dams. The packages may also include a light block material around the semiconductor package extending from the first side of the semiconductor die to a second side of the optically transmissive lid. The package may include an opening in the light block material on the second side of the optically transmissive lid that substantially corresponds with an active area of the semiconductor die.

Classes IPC  ?

100.

ANTI-FLARE SEMICONDUCTOR PACKAGES AND RELATED METHODS

      
Numéro d'application 18363296
Statut En instance
Date de dépôt 2023-08-01
Date de la première publication 2023-11-23
Propriétaire SEMICONDUCTOR COMPONENTS INDUSTRIES, LLC (USA)
Inventeur(s) Hsu, Shou-Chian

Abrégé

Implementations of semiconductor packages may include: a semiconductor die having a first side and a second side. A first side of an optically transmissive lid may be coupled to the second side of the semiconductor die through one or more dams. The packages may also include a light block material around the semiconductor package extending from the first side of the semiconductor die to a second side of the optically transmissive lid. The package may include an opening in the light block material on the second side of the optically transmissive lid that substantially corresponds with an active area of the semiconductor die.

Classes IPC  ?

  1     2     3     ...     55        Prochaine page