Siliconware Precision Industries Co., Ltd.

Taïwan, Province de Chine

Retour au propriétaire

1-100 de 489 pour Siliconware Precision Industries Co., Ltd. Trier par
Recheche Texte
Brevet
États-Unis - USPTO
Affiner par Reset Report
Date
Nouveautés (dernières 4 semaines) 2
2024 avril (MACJ) 2
2024 mars 3
2024 février 8
2023 décembre 6
Voir plus
Classe IPC
H01L 23/00 - DISPOSITIFS À SEMI-CONDUCTEURS NON COUVERTS PAR LA CLASSE - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide 254
H01L 23/31 - Capsulations, p.ex. couches de capsulation, revêtements caractérisées par leur disposition 222
H01L 21/56 - Capsulations, p.ex. couches de capsulation, revêtements 194
H01L 23/498 - Connexions électriques sur des substrats isolants 176
H01L 21/48 - Fabrication ou traitement de parties, p.ex. de conteneurs, avant l'assemblage des dispositifs, en utilisant des procédés non couverts par l'un uniquement des groupes 140
Voir plus
Statut
En Instance 77
Enregistré / En vigueur 412
Résultats pour  brevets
  1     2     3     ...     5        Prochaine page

1.

ELECTRONIC PACKAGE

      
Numéro d'application 18064404
Statut En instance
Date de dépôt 2022-12-12
Date de la première publication 2024-04-25
Propriétaire SILICONWARE PRECISION INDUSTRIES CO., LTD. (Taïwan, Province de Chine)
Inventeur(s)
  • Wang, Hung-Kai
  • Jiang, Yih-Jenn
  • Jiang, Don-Son
  • Huang, Yu-Lung
  • Chiang, Men-Yeh

Abrégé

An electronic package is provided, in which a first electronic module and a second electronic module are stacked via a plurality of first conductive structures and a plurality of second conductive structures, and the amount of solder of the first conductive structures is greater than the amount of solder of the second conductive structures, such that the electronic package can be configured with the first conductive structures and the second conductive structures according to the degree of warpage of the electronic package, so as to effectively disperse the stress to avoid the problem of warpage.

Classes IPC  ?

  • H01L 23/498 - Connexions électriques sur des substrats isolants
  • H01L 25/10 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide les dispositifs étant tous d'un type prévu dans le même sous-groupe des groupes , ou dans une seule sous-classe de , , p.ex. ensembles de diodes redresseuses les dispositifs ayant des conteneurs séparés
  • H01L 25/16 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide les dispositifs étant de types couverts par plusieurs des groupes principaux , ou dans une seule sous-classe de , , p.ex. circuit hybrides

2.

ELECTRONIC PACKAGE

      
Numéro d'application 18063442
Statut En instance
Date de dépôt 2022-12-08
Date de la première publication 2024-04-18
Propriétaire SILICONWARE PRECISION INDUSTRIES CO., LTD. (Taïwan, Province de Chine)
Inventeur(s)
  • Chiu, Chih-Hsien
  • Tsai, Wen-Jung
  • Ho, Chi-Ching

Abrégé

An electronic package is provided, in which a circuit structure is stacked on a carrier structure having a routing layer via support structures, where electronic elements are disposed on upper and lower sides of the circuit structure and the carrier structure, and the electronic elements and the support structures are encapsulated by a cladding layer, such that the electronic package can effectively increase the packaging density to meet the requirements of multi-functional end products.

Classes IPC  ?

  • H01L 25/16 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide les dispositifs étant de types couverts par plusieurs des groupes principaux , ou dans une seule sous-classe de , , p.ex. circuit hybrides
  • H01L 23/31 - Capsulations, p.ex. couches de capsulation, revêtements caractérisées par leur disposition
  • H01L 23/498 - Connexions électriques sur des substrats isolants
  • H01L 23/552 - Protection contre les radiations, p.ex. la lumière
  • H01L 25/10 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide les dispositifs étant tous d'un type prévu dans le même sous-groupe des groupes , ou dans une seule sous-classe de , , p.ex. ensembles de diodes redresseuses les dispositifs ayant des conteneurs séparés

3.

MANUFACTURING METHOD OF ELECTRONIC PACKAGE

      
Numéro d'application 18055890
Statut En instance
Date de dépôt 2022-11-16
Date de la première publication 2024-03-21
Propriétaire SILICONWARE PRECISION INDUSTRIES CO., LTD. (Taïwan, Province de Chine)
Inventeur(s)
  • Su, Pin-Jing
  • Hung, Liang-Yi
  • Wang, Yu-Po

Abrégé

A method of manufacturing an electronic package is provided, in which an electronic element is disposed on a carrier structure; a heat dissipation body of a heat dissipation structure is disposed on the electronic element via a heat dissipation material; the heat dissipation material is cured; supporting legs of the heat dissipation structure are fixed on the carrier structure via a bonding layer; and the bonding layer is cured. Therefore, the heat dissipation structure can be effectively fixed to the heat dissipation material and the bonding layer by completing the arrangements of the heat dissipation material and the bonding layer in stages.

Classes IPC  ?

  • H01L 23/00 - DISPOSITIFS À SEMI-CONDUCTEURS NON COUVERTS PAR LA CLASSE - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide

4.

CARRIER STRUCTURE

      
Numéro d'application 18063413
Statut En instance
Date de dépôt 2022-12-08
Date de la première publication 2024-03-14
Propriétaire SILICONWARE PRECISION INDUSTRIES CO., LTD. (Taïwan, Province de Chine)
Inventeur(s)
  • Lai, Shu-Ting
  • Li, Chiu-Lien
  • Su, Che-Min
  • Hung, Chun-Huan
  • Hsieh, Mu-Hung
  • Yao, Cheng-Han
  • Directo, Fajanilan Darcyjo
  • Hsu, Cheng-Liang

Abrégé

A carrier structure is provided with a plurality of package substrates connected via connecting sections, and a functional element and a groove are formed on the connecting section, such that the groove is located between the package substrate and the functional element. Therefore, when a cladding layer covering a chip is formed on the package substrate, the groove can accommodate a glue material overflowing from the cladding layer to prevent the glue material from contaminating the functional element.

Classes IPC  ?

  • H01L 23/544 - Marques appliquées sur le dispositif semi-conducteur, p.ex. marques de repérage, schémas de test
  • H01L 23/00 - DISPOSITIFS À SEMI-CONDUCTEURS NON COUVERTS PAR LA CLASSE - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
  • H01L 23/31 - Capsulations, p.ex. couches de capsulation, revêtements caractérisées par leur disposition

5.

ELECTRONIC PACKAGE AND MANUFACTURING METHOD THEREOF

      
Numéro d'application 18056078
Statut En instance
Date de dépôt 2022-11-16
Date de la première publication 2024-03-07
Propriétaire SILICONWARE PRECISION INDUSTRIES CO., LTD. (Taïwan, Province de Chine)
Inventeur(s)
  • Lin, Ho-Chuan
  • Lai, Chia-Chu
  • Chuang, Min-Han

Abrégé

An electronic package is provided, in which a mesh structure is disposed between a circuit structure and an electronic element to increase the shunt path of current. Therefore, when the electronic element is used as an electrode pad of a power contact, the current can be passed through a conductive sheet of the circuit structure via the mesh structure, such that the power loss can be reduced and the IR drop of the electronic element can meet the requirements.

Classes IPC  ?

  • H01L 23/498 - Connexions électriques sur des substrats isolants
  • H01L 21/56 - Capsulations, p.ex. couches de capsulation, revêtements
  • H01L 23/00 - DISPOSITIFS À SEMI-CONDUCTEURS NON COUVERTS PAR LA CLASSE - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
  • H01L 23/31 - Capsulations, p.ex. couches de capsulation, revêtements caractérisées par leur disposition

6.

ELECTRONIC PACKAGE AND MANUFACTURING METHOD THEREOF

      
Numéro d'application 17975455
Statut En instance
Date de dépôt 2022-10-27
Date de la première publication 2024-02-29
Propriétaire SILICONWARE PRECISION INDUSTRIES CO., LTD. (USA)
Inventeur(s)
  • Ke, Chung-Yu
  • Chen, Liang-Pin

Abrégé

An electronic package is provided, in which an electronic module and a plurality of conductive pillars are embedded in an encapsulation layer, and a circuit structure is formed on the encapsulation layer, where the electronic module includes a carrier structure having conductive vias and at least a first electronic element disposed on the carrier structure. The first electronic element has a plurality of conductors in a form of conductive through-silicon vias, and at least a second electronic element is disposed on the circuit structure. Therefore, the design of the electronic module can reduce the layout area occupied by the electronic element on a surface of a packaging zone of the circuit structure, such that other functional elements can be added to the electronic package according to requirements, and the electronic package can improve functional requirements of the end product.

Classes IPC  ?

  • H01L 25/10 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide les dispositifs étant tous d'un type prévu dans le même sous-groupe des groupes , ou dans une seule sous-classe de , , p.ex. ensembles de diodes redresseuses les dispositifs ayant des conteneurs séparés
  • H01L 23/00 - DISPOSITIFS À SEMI-CONDUCTEURS NON COUVERTS PAR LA CLASSE - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
  • H01L 25/00 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide

7.

ELECTRONIC PACKAGE AND MANUFACTURING METHOD THEREOF

      
Numéro d'application 18063399
Statut En instance
Date de dépôt 2022-12-08
Date de la première publication 2024-02-15
Propriétaire SILICONWARE PRECISION INDUSTRIES CO., LTD. (Taïwan, Province de Chine)
Inventeur(s)
  • Wang, Lung-Yuan
  • Kao, Feng
  • Chen, Chiu-Ling
  • Wang, Hung-Kai

Abrégé

An electronic package is provided, in which a stacking component and a plurality of conductive pillars are embedded in a packaging layer, and a routing structure is formed on the packaging layer, where the stacking component is formed by stacking a first electronic module and a second electronic module on each other, and a plurality of first conductive vias and a plurality of second conductive vias are served as the electrical connection paths between the first electronic module and the second electronic module, such that the transmission distance of electrical signals between a first electronic element in the first electronic module and a second electronic element in the second electronic module can be reduced.

Classes IPC  ?

  • H01L 25/065 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide les dispositifs étant tous d'un type prévu dans le même sous-groupe des groupes , ou dans une seule sous-classe de , , p.ex. ensembles de diodes redresseuses les dispositifs n'ayant pas de conteneurs séparés les dispositifs étant d'un type prévu dans le groupe
  • H01L 21/48 - Fabrication ou traitement de parties, p.ex. de conteneurs, avant l'assemblage des dispositifs, en utilisant des procédés non couverts par l'un uniquement des groupes
  • H01L 23/31 - Capsulations, p.ex. couches de capsulation, revêtements caractérisées par leur disposition
  • H01L 23/498 - Connexions électriques sur des substrats isolants
  • H01L 23/00 - DISPOSITIFS À SEMI-CONDUCTEURS NON COUVERTS PAR LA CLASSE - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide

8.

ELECTRONIC PACKAGE AND MANUFACTURING METHOD THEREOF

      
Numéro d'application 17968349
Statut En instance
Date de dépôt 2022-10-18
Date de la première publication 2024-02-08
Propriétaire SILICONWARE PRECISION INDUSTRIES CO., LTD. (Taïwan, Province de Chine)
Inventeur(s)
  • Chiu, Chih-Hsien
  • He, Chih-Chiang
  • Chien, Chun-Chong
  • Tsai, Wen-Jung

Abrégé

An electronic package is provided with a plurality of electronic elements disposed on a carrier structure and a shielding structure located between two adjacent electronic elements, where the shielding structure is formed with at least one cavity and shielding members located on opposite sides of the cavity, such that the shielding members are arranged between the two electronic elements. Therefore, the electromagnetic signal will be reflected via the shielding members to prevent the two electronic elements from electromagnetically interfering with each other.

Classes IPC  ?

  • H01L 23/552 - Protection contre les radiations, p.ex. la lumière
  • H01L 23/31 - Capsulations, p.ex. couches de capsulation, revêtements caractérisées par leur disposition
  • H01L 21/56 - Capsulations, p.ex. couches de capsulation, revêtements
  • H01L 23/00 - DISPOSITIFS À SEMI-CONDUCTEURS NON COUVERTS PAR LA CLASSE - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide

9.

ELECTRONIC PACKAGE AND MANUFACTURING METHOD THEREOF

      
Numéro d'application 17956653
Statut En instance
Date de dépôt 2022-09-29
Date de la première publication 2024-02-08
Propriétaire SILICONWARE PRECISION INDUSTRIES CO., LTD. (Taïwan, Province de Chine)
Inventeur(s)
  • Tsai, Wen-Jung
  • Chiu, Chih-Hsien
  • He, Chin-Chiang
  • Chang, Ko-Wei
  • Lin, Chien-Cheng

Abrégé

An electronic package is provided and includes at least one electronic element, at least one first conductive structure and a second conductive structure disposed on one side of a carrier structure with at least one circuit layer, and an encapsulation layer covering the electronic element, the first conductive structure and the second conductive structure, where the first conductive structure is exposed from the encapsulation layer to externally connect required elements according to functional requirements.

Classes IPC  ?

  • H01L 25/16 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide les dispositifs étant de types couverts par plusieurs des groupes principaux , ou dans une seule sous-classe de , , p.ex. circuit hybrides
  • H01L 23/552 - Protection contre les radiations, p.ex. la lumière
  • H01L 23/31 - Capsulations, p.ex. couches de capsulation, revêtements caractérisées par leur disposition
  • H01L 23/498 - Connexions électriques sur des substrats isolants
  • H01L 23/58 - Dispositions électriques structurelles non prévues ailleurs pour dispositifs semi-conducteurs
  • H01L 21/56 - Capsulations, p.ex. couches de capsulation, revêtements

10.

CARRIER STRUCTURE

      
Numéro d'application 17979262
Statut En instance
Date de dépôt 2022-11-02
Date de la première publication 2024-02-08
Propriétaire SILICONWARE PRECISION INDUSTRIES CO., LTD. (Taïwan, Province de Chine)
Inventeur(s)
  • Hsu, Chin-Wei
  • Wang, Jui-Kun
  • Ko, Shu-Yu
  • Chang, Fang-Wei
  • Chien, Hsiu-Fang

Abrégé

A carrying structure is provided and is defined with a main area and a peripheral area adjacent to the main area, where a plurality of packaging substrates are disposed in the main area in an array manner, a plurality of positioning holes are disposed in the peripheral area, and a plurality of positioning traces are formed along a part of the edges of the plurality of positioning holes, such that the plurality of positioning traces are formed with notches. Therefore, a plurality of positioning pins on the machine can be easily aligned and inserted into the plurality of positioning holes by the design of the plurality of positioning traces.

Classes IPC  ?

  • H05K 1/02 - Circuits imprimés - Détails
  • H01L 23/544 - Marques appliquées sur le dispositif semi-conducteur, p.ex. marques de repérage, schémas de test
  • H05K 3/00 - Appareils ou procédés pour la fabrication de circuits imprimés

11.

ELECTRONIC PACKAGE

      
Numéro d'application 17981763
Statut En instance
Date de dépôt 2022-11-07
Date de la première publication 2024-02-08
Propriétaire SILICONWARE PRECISION INDUSTRIES CO., LTD. (Taïwan, Province de Chine)
Inventeur(s)
  • Lin, Ching-Chih
  • Wang, Wen-Hsin
  • Hsieh, Chieh-Yi
  • Wang, Shin-Yu
  • Huang, Yi-Chien
  • Chien, Hsiu-Fang

Abrégé

An electronic package is provided, in which an electronic element is arranged on a carrier structure having a plurality of wire-bonding pads arranged on a surface of the carrier structure, and a plurality of bonding wires are connected to a plurality of electrode pads of the electronic element and the plurality of wire-bonding pads. Further, among any three adjacent ones of the plurality of wire-bonding pads, a long-distanced first wire-bonding pad, a middle-distanced second wire-bonding pad and a short-distanced third wire-bonding pad are defined according to their distances from the electronic element. Therefore, even if the bonding wires on the first to third wire-bonding pads are impacted by an adhesive where a wire sweep phenomenon occurred when the flowing adhesive of a packaging layer covers the electronic element and the bonding wires, the bonding wires still would not contact each other, thereby avoiding short circuit problems.

Classes IPC  ?

  • H01L 23/498 - Connexions électriques sur des substrats isolants
  • H01L 23/00 - DISPOSITIFS À SEMI-CONDUCTEURS NON COUVERTS PAR LA CLASSE - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide

12.

ELECTRONIC PACKAGE AND MANUFACTURING METHOD THEREOF, AND ELECTRONIC STRUCTURE AND MANUFACTURING METHOD THEREOF

      
Numéro d'application 18063115
Statut En instance
Date de dépôt 2022-12-08
Date de la première publication 2024-02-08
Propriétaire SILICONWARE PRECISION INDUSTRIES CO., LTD. (Taïwan, Province de Chine)
Inventeur(s) Chen, Yi-Ling

Abrégé

An electronic package and a manufacturing method thereof are provided, where the manufacturing method is to dispose an electronic structure with a plurality of conductive bumps and a thermal conductor on its upper surface on a carrier structure via external bumps on its lower surface, so that when reflowing the external bumps, the heat of the heat source joint is conducted from the upper surface of the electronic structure to the external bumps on the lower surface via the thermal conductor, so as to facilitate the heating and reflowing of the external bumps to avoid the problem of non-wetting of the solder.

Classes IPC  ?

  • H01L 25/065 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide les dispositifs étant tous d'un type prévu dans le même sous-groupe des groupes , ou dans une seule sous-classe de , , p.ex. ensembles de diodes redresseuses les dispositifs n'ayant pas de conteneurs séparés les dispositifs étant d'un type prévu dans le groupe
  • H01L 21/48 - Fabrication ou traitement de parties, p.ex. de conteneurs, avant l'assemblage des dispositifs, en utilisant des procédés non couverts par l'un uniquement des groupes
  • H01L 23/31 - Capsulations, p.ex. couches de capsulation, revêtements caractérisées par leur disposition
  • H01L 23/498 - Connexions électriques sur des substrats isolants
  • H01L 23/00 - DISPOSITIFS À SEMI-CONDUCTEURS NON COUVERTS PAR LA CLASSE - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide

13.

ELECTRONIC PACKAGE AND MANUFACTURING METHOD THEREOF

      
Numéro d'application 18376652
Statut En instance
Date de dépôt 2023-10-04
Date de la première publication 2024-02-01
Propriétaire SILICONWARE PRECISION INDUSTRIES CO., LTD. (Taïwan, Province de Chine)
Inventeur(s)
  • Huang, Yu-Lung
  • Huang, Chih-Ming
  • Yu, Kuo-Hua
  • Lin, Chang-Fu

Abrégé

An electronic package is provided, in which a circuit board and a circuit block are embedded in an encapsulating layer at a distance to each other, and circuit structures are formed on the two opposite surfaces of the encapsulating layer with electronic components arranged on one of the circuit structures. The circuit block and the circuit board embedded in the encapsulating layer are spaced apart from each other to allow to separate current conduction paths. As such, the circuit board will not overheat, and issues associated with warpage of the circuit board can be eliminated. Moreover, by embedding the circuit block and the circuit board in the encapsulating layer at a distance to each other, the structural strength of the encapsulating layer can be improved.

Classes IPC  ?

  • H01L 23/538 - Dispositions pour conduire le courant électrique à l'intérieur du dispositif pendant son fonctionnement, d'un composant à un autre la structure d'interconnexion entre une pluralité de puces semi-conductrices se trouvant au-dessus ou à l'intérieur de substrats isolants
  • H01L 21/48 - Fabrication ou traitement de parties, p.ex. de conteneurs, avant l'assemblage des dispositifs, en utilisant des procédés non couverts par l'un uniquement des groupes
  • H01L 23/498 - Connexions électriques sur des substrats isolants

14.

ELECTRONIC PACKAGE AND MANUFACTURING METHOD THEREOF

      
Numéro d'application 17950914
Statut En instance
Date de dépôt 2022-09-22
Date de la première publication 2024-02-01
Propriétaire SILICONWARE PRECISION INDUSTRIES CO., LTD. (Taïwan, Province de Chine)
Inventeur(s)
  • Pu, Chao-Chiang
  • Ho, Chi-Ching
  • Fu, Yi-Min
  • Wang, Yu-Po
  • Tsai, Fang-Lin

Abrégé

An electronic package is provided and includes an electronic structure and a plurality of conductive pillars embedded in a cladding layer, a circuit structure formed on the cladding layer, and a reinforcing member bonded to a side surface of the cladding layer, where a plurality of electronic elements are disposed on and electrically connected to the circuit structure, such that the electronic structure electrically bridges any two of the electronic elements via the circuit structure, so as to enhance the structural strength of the electronic package and avoid warpage by means of the design of the reinforcing member.

Classes IPC  ?

  • H01L 23/00 - DISPOSITIFS À SEMI-CONDUCTEURS NON COUVERTS PAR LA CLASSE - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
  • H01L 25/10 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide les dispositifs étant tous d'un type prévu dans le même sous-groupe des groupes , ou dans une seule sous-classe de , , p.ex. ensembles de diodes redresseuses les dispositifs ayant des conteneurs séparés
  • H01L 23/498 - Connexions électriques sur des substrats isolants
  • H01L 23/538 - Dispositions pour conduire le courant électrique à l'intérieur du dispositif pendant son fonctionnement, d'un composant à un autre la structure d'interconnexion entre une pluralité de puces semi-conductrices se trouvant au-dessus ou à l'intérieur de substrats isolants
  • H01L 21/48 - Fabrication ou traitement de parties, p.ex. de conteneurs, avant l'assemblage des dispositifs, en utilisant des procédés non couverts par l'un uniquement des groupes

15.

CARRYING SUBSTRATE, ELECTRONIC PACKAGE HAVING THE CARRYING SUBSTRATE, AND METHODS FOR MANUFACTURING THE SAME

      
Numéro d'application 18464855
Statut En instance
Date de dépôt 2023-09-11
Date de la première publication 2023-12-28
Propriétaire SILICONWARE PRECISION INDUSTRIES CO., LTD. (Taïwan, Province de Chine)
Inventeur(s)
  • Ho, Chi-Ching
  • Ma, Bo-Hao
  • Xue, Yu-Ting
  • Tseng, Ching-Hung
  • Lu, Guan-Hua
  • Chang, Hong-Da

Abrégé

A method of manufacturing a carrying substrate is provided. At least one circuit component is disposed on a first circuit structure. An encapsulation layer is formed on the first circuit structure and encapsulates the circuit component. A second circuit structure is formed on the encapsulation layer and electrically connected to the circuit component. The circuit component is embedded in the encapsulation layer via an existing packaging process. Therefore, the routing area is increased, and a package substrate requiring a large size has a high yield and low manufacturing cost.

Classes IPC  ?

  • H01L 25/065 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide les dispositifs étant tous d'un type prévu dans le même sous-groupe des groupes , ou dans une seule sous-classe de , , p.ex. ensembles de diodes redresseuses les dispositifs n'ayant pas de conteneurs séparés les dispositifs étant d'un type prévu dans le groupe
  • H01L 23/31 - Capsulations, p.ex. couches de capsulation, revêtements caractérisées par leur disposition
  • H01L 23/522 - Dispositions pour conduire le courant électrique à l'intérieur du dispositif pendant son fonctionnement, d'un composant à un autre comprenant des interconnexions externes formées d'une structure multicouche de couches conductrices et isolantes inséparables du corps semi-conducteur sur lequel elles ont été déposées
  • H01L 21/56 - Capsulations, p.ex. couches de capsulation, revêtements
  • H01L 21/48 - Fabrication ou traitement de parties, p.ex. de conteneurs, avant l'assemblage des dispositifs, en utilisant des procédés non couverts par l'un uniquement des groupes
  • H01L 23/00 - DISPOSITIFS À SEMI-CONDUCTEURS NON COUVERTS PAR LA CLASSE - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide

16.

ELECTRONIC PACKAGE AND MANUFACTURING METHOD THEREOF

      
Numéro d'application 17944453
Statut En instance
Date de dépôt 2022-09-14
Date de la première publication 2023-12-28
Propriétaire SILICONWARE PRECISION INDUSTRIES CO., LTD. (Taïwan, Province de Chine)
Inventeur(s)
  • Kao, Feng
  • Wang, Lung-Yuan

Abrégé

An electronic package is provided, in which an electronic element that is electrically connected to a plurality of conductive vias and a functional part that has a hollow area are disposed on a photonic die that has the plurality of conductive vias and at least one external connection portion, where a cladding layer covers the electronic element and the functional part, such that the external connection portion is exposed from the hollow area and the cladding layer for an optical fiber to insert into the hollow area and connect to the external connection portion, so as to achieve the purpose of optoelectronic integration.

Classes IPC  ?

  • H01L 23/00 - DISPOSITIFS À SEMI-CONDUCTEURS NON COUVERTS PAR LA CLASSE - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
  • H01L 23/498 - Connexions électriques sur des substrats isolants
  • H01L 23/31 - Capsulations, p.ex. couches de capsulation, revêtements caractérisées par leur disposition
  • H01L 21/56 - Capsulations, p.ex. couches de capsulation, revêtements
  • G02B 6/12 - OPTIQUE ÉLÉMENTS, SYSTÈMES OU APPAREILS OPTIQUES - Détails de structure de dispositions comprenant des guides de lumière et d'autres éléments optiques, p.ex. des moyens de couplage du type guide d'ondes optiques du genre à circuit intégré
  • G02B 6/13 - Circuits optiques intégrés caractérisés par le procédé de fabrication

17.

ELECTRONIC PACKAGE AND MANUFACTURING METHOD THEREOF

      
Numéro d'application 18310072
Statut En instance
Date de dépôt 2023-05-01
Date de la première publication 2023-12-21
Propriétaire SILICONWARE PRECISION INDUSTRIES CO., LTD. (Taïwan, Province de Chine)
Inventeur(s)
  • Huang, Po-Kai
  • Li, Yung-Ta

Abrégé

An electronic package is provided and includes an electronic module and a packaging module stacked on each other, where the electronic module includes a bridge component, a plurality of conductive pillars and an encapsulation layer encapsulating the bridge component and the plurality of conductive pillars, and the packaging module includes a circuit structure and a plurality of electronic elements disposed on the circuit structure, such that the packaging module is stacked on the electronic module via a plurality of supporting elements, and the plurality of electronic elements are electrically bridged with each other via the circuit structure, the plurality of supporting elements and the bridge component. Therefore, the electronic module and the packaging module are fabricated separately to prevent the bridge component from going through too many thermal processes, thereby preventing voids of the bridge component from transferring to the packaging module.

Classes IPC  ?

  • H01L 25/10 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide les dispositifs étant tous d'un type prévu dans le même sous-groupe des groupes , ou dans une seule sous-classe de , , p.ex. ensembles de diodes redresseuses les dispositifs ayant des conteneurs séparés
  • H01L 23/00 - DISPOSITIFS À SEMI-CONDUCTEURS NON COUVERTS PAR LA CLASSE - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
  • H01L 23/498 - Connexions électriques sur des substrats isolants
  • H01L 25/00 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
  • H01L 23/538 - Dispositions pour conduire le courant électrique à l'intérieur du dispositif pendant son fonctionnement, d'un composant à un autre la structure d'interconnexion entre une pluralité de puces semi-conductrices se trouvant au-dessus ou à l'intérieur de substrats isolants
  • H01L 23/31 - Capsulations, p.ex. couches de capsulation, revêtements caractérisées par leur disposition
  • H01L 21/48 - Fabrication ou traitement de parties, p.ex. de conteneurs, avant l'assemblage des dispositifs, en utilisant des procédés non couverts par l'un uniquement des groupes

18.

ELECTRONIC PACKAGE AND MANUFACTURING METHOD THEREOF

      
Numéro d'application 17858905
Statut En instance
Date de dépôt 2022-07-06
Date de la première publication 2023-12-14
Propriétaire SILICONWARE PRECISION INDUSTRIES CO., LTD. (Taïwan, Province de Chine)
Inventeur(s)
  • Ke, Chung-Yu
  • Chen, Liang-Pin

Abrégé

An electronic package is provided, in which a plurality of antenna structures and a heat sink are integrated on a package module including an electronic element, so as to guide the heat energy generated by the electronic element out of the package module via the heat sink. Therefore, when the electronic package is configured with the plurality of antenna structures, the heat dissipation of the electronic element can be improved.

Classes IPC  ?

  • H01L 23/66 - Adaptations pour la haute fréquence
  • H01Q 1/22 - Supports; Moyens de montage par association structurale avec d'autres équipements ou objets
  • H01L 23/367 - Refroidissement facilité par la forme du dispositif
  • H01L 23/373 - Refroidissement facilité par l'emploi de matériaux particuliers pour le dispositif
  • H01L 21/48 - Fabrication ou traitement de parties, p.ex. de conteneurs, avant l'assemblage des dispositifs, en utilisant des procédés non couverts par l'un uniquement des groupes

19.

ELECTRONIC PACKAGE AND MANUFACTURING METHOD THEREOF

      
Numéro d'application 17897673
Statut En instance
Date de dépôt 2022-08-29
Date de la première publication 2023-12-14
Propriétaire SILICONWARE PRECISION INDUSTRIES CO., LTD. (Taïwan, Province de Chine)
Inventeur(s)
  • Wu, Che-Chi
  • Li, Chien-Tang

Abrégé

An electronic package is provided, in which a package module and a shielding member are disposed on a carrier structure, such that the shielding member covers a top surface and side surfaces of the package module to block the radiation outward from the package module and prevent problem that other electronic components on the carrier structure cannot be transmitted signals normally due to the electromagnetic interference of the package module.

Classes IPC  ?

  • H01L 23/552 - Protection contre les radiations, p.ex. la lumière
  • H01L 23/66 - Adaptations pour la haute fréquence
  • H01L 23/00 - DISPOSITIFS À SEMI-CONDUCTEURS NON COUVERTS PAR LA CLASSE - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
  • H01L 23/498 - Connexions électriques sur des substrats isolants
  • H01L 25/065 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide les dispositifs étant tous d'un type prévu dans le même sous-groupe des groupes , ou dans une seule sous-classe de , , p.ex. ensembles de diodes redresseuses les dispositifs n'ayant pas de conteneurs séparés les dispositifs étant d'un type prévu dans le groupe
  • H01L 23/367 - Refroidissement facilité par la forme du dispositif
  • H01L 21/48 - Fabrication ou traitement de parties, p.ex. de conteneurs, avant l'assemblage des dispositifs, en utilisant des procédés non couverts par l'un uniquement des groupes

20.

ELECTRONIC PACKAGE AND MANUFACTURING METHOD THEREOF

      
Numéro d'application 18235079
Statut En instance
Date de dépôt 2023-08-17
Date de la première publication 2023-12-07
Propriétaire SILICONWARE PRECISION INDUSTRIES CO., LTD. (Taïwan, Province de Chine)
Inventeur(s)
  • Chia, Meng-Huan
  • Jiang, Yih-Jenn
  • Lin, Chang-Fu
  • Jiang, Don-Son

Abrégé

An electronic package is provided, in which a first electronic element and a second electronic element are disposed on a first side of a circuit structure and a second side of the circuit structure, respectively, where a first metal layer is formed between the first side of the circuit structure and the first electronic element, a second metal layer is formed on a surface of the second electronic element, and at least one thermally conductive pillar is disposed on the second side of the circuit structure and extends into the circuit structure to thermally conduct the first metal layer and the second metal layer. Therefore, through the thermally conductive pillar, heat generated during operations of the first electronic element and the second electronic element can be quickly dissipated to an external environment and would not accumulate.

Classes IPC  ?

  • H01L 25/065 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide les dispositifs étant tous d'un type prévu dans le même sous-groupe des groupes , ou dans une seule sous-classe de , , p.ex. ensembles de diodes redresseuses les dispositifs n'ayant pas de conteneurs séparés les dispositifs étant d'un type prévu dans le groupe
  • H01L 25/16 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide les dispositifs étant de types couverts par plusieurs des groupes principaux , ou dans une seule sous-classe de , , p.ex. circuit hybrides
  • H01L 25/00 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide

21.

ELECTRONIC MODULE, MANUFACTURING METHOD THEREOF AND ELECTRONIC PACKAGE HAVING THE SAME

      
Numéro d'application 18234695
Statut En instance
Date de dépôt 2023-08-16
Date de la première publication 2023-11-30
Propriétaire SILICONWARE PRECISION INDUSTRIES CO., LTD. (Taïwan, Province de Chine)
Inventeur(s)
  • Lin, Ho-Chuan
  • Lai, Chia-Chu
  • Chuang, Min-Han

Abrégé

An electronic module is provided, in which a first metal layer, an insulating layer and a second metal layer are sequentially formed on side faces and a non-active face of an electronic component to serve as a capacitor structure, where the capacitor structure is exposed from an active face of the electronic component so that by directly forming the capacitor structure on the electronic component, a distance between the capacitor structure and the electronic component is minimized, such that the effect of suppressing impedance can be optimized.

Classes IPC  ?

  • H01L 23/522 - Dispositions pour conduire le courant électrique à l'intérieur du dispositif pendant son fonctionnement, d'un composant à un autre comprenant des interconnexions externes formées d'une structure multicouche de couches conductrices et isolantes inséparables du corps semi-conducteur sur lequel elles ont été déposées
  • H01L 23/31 - Capsulations, p.ex. couches de capsulation, revêtements caractérisées par leur disposition

22.

ULTRASONIC DEVICE

      
Numéro d'application 17863794
Statut En instance
Date de dépôt 2022-07-13
Date de la première publication 2023-11-30
Propriétaire SILICONWARE PRECISION INDUSTRIES CO., LTD. (Taïwan, Province de Chine)
Inventeur(s)
  • Huang, Yu-Lung
  • Huang, Chih-Hui
  • Hsieh, Cheng-Ying
  • Lin, Sin-Cyuan
  • Chiang, Men-Yeh
  • Chang, Chao-Lin
  • Lu, Ting-Hsu

Abrégé

An ultrasonic device is provided and includes an action member, a driving member and a rotating shaft connected to the driving member. The action member provides ultrasonic vibration and vibrates the driving member, so that the driving member oscillates to make the rotating shaft and a cutter oscillate in the same direction together, so the cutter can remove scrap by oscillating during the cutting operation.

Classes IPC  ?

  • B26D 7/08 - Moyens de traitement de la pièce ou de l'outil de coupe pour faciliter la coupe
  • H01L 21/67 - Appareils spécialement adaptés pour la manipulation des dispositifs à semi-conducteurs ou des dispositifs électriques à l'état solide pendant leur fabrication ou leur traitement; Appareils spécialement adaptés pour la manipulation des plaquettes pendant la fabrication ou le traitement des dispositifs à semi-conducteurs ou des dispositifs électriques à l'état solide ou de leurs composants

23.

ELECTRONIC PACKAGE AND MANUFACTURING METHOD THEREOF

      
Numéro d'application 17857887
Statut En instance
Date de dépôt 2022-07-05
Date de la première publication 2023-11-23
Propriétaire SILICONWARE PRECISION INDUSTRIES CO., LTD. (Taïwan, Province de Chine)
Inventeur(s)
  • Liu, Shuai-Lin
  • Kao, Nai-Hao
  • Pu, Chao-Chiang
  • Fu, Yi-Min
  • Wang, Yu-Po

Abrégé

An electronic package is provided, in which a plurality of electronic elements are disposed on a plurality of carrier structures, and at least one bridging element is disposed between at least two of the carrier structures to electrically bridge the two carrier structures. Therefore, when there is a need to increase the function of the electronic package, only one electronic element is arranged on a single carrier structure, and there is no need to increase the panel area of the carrier structure, so as to facilitate the control of the panel area of the carrier structure and avoid warpage of the carrier structure due to the oversized panel.

Classes IPC  ?

  • H01L 23/538 - Dispositions pour conduire le courant électrique à l'intérieur du dispositif pendant son fonctionnement, d'un composant à un autre la structure d'interconnexion entre une pluralité de puces semi-conductrices se trouvant au-dessus ou à l'intérieur de substrats isolants
  • H01L 25/065 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide les dispositifs étant tous d'un type prévu dans le même sous-groupe des groupes , ou dans une seule sous-classe de , , p.ex. ensembles de diodes redresseuses les dispositifs n'ayant pas de conteneurs séparés les dispositifs étant d'un type prévu dans le groupe
  • H01L 23/498 - Connexions électriques sur des substrats isolants
  • H01L 21/48 - Fabrication ou traitement de parties, p.ex. de conteneurs, avant l'assemblage des dispositifs, en utilisant des procédés non couverts par l'un uniquement des groupes
  • H01L 21/56 - Capsulations, p.ex. couches de capsulation, revêtements

24.

ELECTRONIC PACKAGE AND ELECTRONIC STRUCTURE THEREOF

      
Numéro d'application 17866878
Statut En instance
Date de dépôt 2022-07-18
Date de la première publication 2023-11-16
Propriétaire SILICONWARE PRECISION INDUSTRIES CO., LTD. (Taïwan, Province de Chine)
Inventeur(s)
  • Li, Yung-Ta
  • Huang, Po-Kai

Abrégé

An electronic package is provided in which an electronic structure is bonded onto a carrier structure via a plurality of conductive elements, where each of the conductive elements is connected to a single contact of the electronic structure via a plurality of conductive pillars. Therefore, when one of the conductive pillars fails, each of the conductive elements can still be electrically connected to the contact via the other of the conductive pillars to increase electrical conductivity.

Classes IPC  ?

  • H01L 23/00 - DISPOSITIFS À SEMI-CONDUCTEURS NON COUVERTS PAR LA CLASSE - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide

25.

ELECTRONIC PACKAGE AND MANUFACTURING METHOD THEREOF

      
Numéro d'application 17858358
Statut En instance
Date de dépôt 2022-07-06
Date de la première publication 2023-11-16
Propriétaire SILICONWARE PRECISION INDUSTRIES CO., LTD. (Taïwan, Province de Chine)
Inventeur(s)
  • Lin, Hsin-Jou
  • Wang, Lung-Yuan
  • Lin, Chih-Nan
  • Kao, Feng
  • Chen, Chiu-Ling

Abrégé

An electronic package and manufacturing method thereof are provided, in which an electronic module served as a bridge element and a plurality of conductive pillars are embedded in a packaging layer, a routing structure is formed on the packaging layer, and a plurality of electronic elements are disposed on the routing structure, such that the electronic elements electrically bridge the electronic module via the routing structure.

Classes IPC  ?

  • H01L 23/538 - Dispositions pour conduire le courant électrique à l'intérieur du dispositif pendant son fonctionnement, d'un composant à un autre la structure d'interconnexion entre une pluralité de puces semi-conductrices se trouvant au-dessus ou à l'intérieur de substrats isolants
  • H01L 25/10 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide les dispositifs étant tous d'un type prévu dans le même sous-groupe des groupes , ou dans une seule sous-classe de , , p.ex. ensembles de diodes redresseuses les dispositifs ayant des conteneurs séparés
  • H01L 23/00 - DISPOSITIFS À SEMI-CONDUCTEURS NON COUVERTS PAR LA CLASSE - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
  • H01L 23/498 - Connexions électriques sur des substrats isolants
  • H01L 21/48 - Fabrication ou traitement de parties, p.ex. de conteneurs, avant l'assemblage des dispositifs, en utilisant des procédés non couverts par l'un uniquement des groupes

26.

ELECTRONIC PACKAGE AND MANUFACTURING METHOD THEREOF

      
Numéro d'application 18220501
Statut En instance
Date de dépôt 2023-07-11
Date de la première publication 2023-11-09
Propriétaire SILICONWARE PRECISION INDUSTRIES CO., LTD. (Taïwan, Province de Chine)
Inventeur(s)
  • Chen, Wei-Jhen
  • Hsu, Chih-Hsun
  • Hsu, Yuan-Hung
  • Lin, Chih-Nan
  • Lin, Chang-Fu
  • Jiang, Don-Son
  • Huang, Chih-Ming
  • Chen, Yi-Hsin

Abrégé

An electronic package and a manufacturing method thereof, which embeds an electronic structure acting as an auxiliary functional component and a plurality of conductive pillars in an encapsulation layer, and disposes an electronic component on the encapsulation layer, so as to facilitate electrical transmission with the electronic component in a close range.

Classes IPC  ?

  • H01L 25/10 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide les dispositifs étant tous d'un type prévu dans le même sous-groupe des groupes , ou dans une seule sous-classe de , , p.ex. ensembles de diodes redresseuses les dispositifs ayant des conteneurs séparés
  • H01L 23/498 - Connexions électriques sur des substrats isolants
  • H01L 23/00 - DISPOSITIFS À SEMI-CONDUCTEURS NON COUVERTS PAR LA CLASSE - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
  • H01L 21/56 - Capsulations, p.ex. couches de capsulation, revêtements

27.

ELECTRONIC PACKAGE AND METHOD FOR MANUFACTURING THE SAME

      
Numéro d'application 18223221
Statut En instance
Date de dépôt 2023-07-18
Date de la première publication 2023-11-09
Propriétaire SILICONWARE PRECISION INDUSTRIES CO., LTD. (Taïwan, Province de Chine)
Inventeur(s)
  • Chiu, Chih-Hsien
  • Lin, Siang-Yu
  • Tsai, Wen-Jung
  • Chen, Chia-Yang
  • Lin, Chien-Cheng

Abrégé

An electronic package is provided, which includes a plurality of electronic components encapsulated by an encapsulation layer. A spacer is defined in the encapsulation layer and located between at least two adjacent electronic components of the plurality of electronic components, and a recess is formed in the spacer and used as a thermal insulation area. With the design of the thermal insulation area, the plurality of electronic components can be effectively thermally insulated from one another to prevent heat generated by one electronic component of high power from being conducted to another electronic component of low power that would thermally affect the operation of the low-power electronic component. A method for manufacturing the electronic package is also provided.

Classes IPC  ?

  • H01L 23/42 - Choix ou disposition de matériaux de remplissage ou de pièces auxiliaires dans le conteneur pour faciliter le chauffage ou le refroidissement
  • H01L 23/31 - Capsulations, p.ex. couches de capsulation, revêtements caractérisées par leur disposition
  • H01L 21/56 - Capsulations, p.ex. couches de capsulation, revêtements
  • H01L 23/16 - Matériaux de remplissage ou pièces auxiliaires dans le conteneur, p.ex. anneaux de centrage
  • H01L 23/367 - Refroidissement facilité par la forme du dispositif

28.

ELECTRONIC PACKAGE AND MANUFACTURING METHOD THEREOF

      
Numéro d'application 18215107
Statut En instance
Date de dépôt 2023-06-27
Date de la première publication 2023-10-26
Propriétaire SILICONWARE PRECISION INDUSTRIES CO., LTD. (Taïwan, Province de Chine)
Inventeur(s)
  • Lin, Ho-Chuan
  • Chuang, Min-Han
  • Lai, Chia-Chu

Abrégé

An electronic package is provided, in which an electronic component with a conductive layer on an outer surface thereof is embedded in an encapsulant, where at least one electrode pad is disposed on an active surface of the electronic component, and at least one wire electrically connected to the electrode pad is arranged inside the electronic component, so that the conductive layer is electrically connected to the wire, such that the electrode pad, the wire and the conductive layer are used as a power transmission structure which serves as a current path to reduce DC resistance and improve an impedance issue associated with the supply of power.

Classes IPC  ?

  • H01L 23/00 - DISPOSITIFS À SEMI-CONDUCTEURS NON COUVERTS PAR LA CLASSE - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
  • H01L 21/56 - Capsulations, p.ex. couches de capsulation, revêtements
  • H01L 23/528 - Configuration de la structure d'interconnexion
  • H01L 23/31 - Capsulations, p.ex. couches de capsulation, revêtements caractérisées par leur disposition

29.

ELECTRONIC PACKAGE

      
Numéro d'application 17853097
Statut En instance
Date de dépôt 2022-06-29
Date de la première publication 2023-10-26
Propriétaire SILICONWARE PRECISION INDUSTRIES CO., LTD. (Taïwan, Province de Chine)
Inventeur(s)
  • Chung, Sung-Hua
  • Chen, Liang-Pin

Abrégé

An electronic package is provided, in which an electronic structure is embedded in an encapsulation layer, a protective layer is formed on the encapsulation layer, an insulating layer is formed on the protective layer, and at least one blind via is formed penetrating through the insulating layer and the protective layer, so that the electronic structure is exposed from the blind via to make a circuit layer formed on the insulating layer extending into the blind via to electrically connect the electronic structure. Therefore, by the double layer design of the insulating layer and the protective layer, voids generated by the process are free from being transferred to the insulating layer to avoid the voids remaining in the circuit layer.

Classes IPC  ?

  • H01L 23/498 - Connexions électriques sur des substrats isolants
  • H01L 25/10 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide les dispositifs étant tous d'un type prévu dans le même sous-groupe des groupes , ou dans une seule sous-classe de , , p.ex. ensembles de diodes redresseuses les dispositifs ayant des conteneurs séparés
  • H01L 23/00 - DISPOSITIFS À SEMI-CONDUCTEURS NON COUVERTS PAR LA CLASSE - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
  • H01L 23/538 - Dispositions pour conduire le courant électrique à l'intérieur du dispositif pendant son fonctionnement, d'un composant à un autre la structure d'interconnexion entre une pluralité de puces semi-conductrices se trouvant au-dessus ou à l'intérieur de substrats isolants

30.

ELECTRONIC PACKAGE AND SUBSTRATE STRUCTURE THEREOF

      
Numéro d'application 17859291
Statut En instance
Date de dépôt 2022-07-07
Date de la première publication 2023-10-26
Propriétaire SILICONWARE PRECISION INDUSTRIES CO., LTD. (Taïwan, Province de Chine)
Inventeur(s)
  • Hsieh, Wen-Chen
  • Chi, Ya-Ting
  • Tsao, Chia-Wen
  • Chang, Hsin-Yin
  • Tsai, Yi-Lin
  • Chien, Hsiu-Fang

Abrégé

An electronic package is provided and includes a substrate structure, an electronic element disposed on the substrate structure and an encapsulation layer encapsulating the electronic element, where at least one functional circuit is formed on a surface of a substrate body of the substrate structure, and a wire having a smaller width is arranged on a boundary line at a junction between an encapsulation area and a peripheral area, so that when a mold for forming the encapsulation layer is formed to cover the substrate structure, the mold will create a gap around the wire to serve as an exhaust passage. Therefore, when the encapsulation layer is formed, the exhaust passage can be used to exhaust air, so as to avoid problems such as the occurrence of voids or overflows of the encapsulation layer.

Classes IPC  ?

  • H01L 23/498 - Connexions électriques sur des substrats isolants
  • H01L 23/00 - DISPOSITIFS À SEMI-CONDUCTEURS NON COUVERTS PAR LA CLASSE - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
  • H01L 23/31 - Capsulations, p.ex. couches de capsulation, revêtements caractérisées par leur disposition

31.

ELECTRONIC PACKAGE AND MANUFACTURING METHOD THEREOF

      
Numéro d'application 18214969
Statut En instance
Date de dépôt 2023-06-27
Date de la première publication 2023-10-26
Propriétaire SILICONWARE PRECISION INDUSTRIES CO., LTD. (Taïwan, Province de Chine)
Inventeur(s)
  • Lin, Ho-Chuan
  • Chuang, Min-Han
  • Lai, Chia-Chu

Abrégé

An electronic package is provided, in which an electronic component with a conductive layer on an outer surface thereof is embedded in an encapsulant, where at least one electrode pad is disposed on an active surface of the electronic component, and at least one wire electrically connected to the electrode pad is arranged inside the electronic component, so that the conductive layer is electrically connected to the wire, such that the electrode pad, the wire and the conductive layer are used as a power transmission structure which serves as a current path to reduce DC resistance and improve an impedance issue associated with the supply of power.

Classes IPC  ?

  • H01L 23/31 - Capsulations, p.ex. couches de capsulation, revêtements caractérisées par leur disposition
  • H01L 21/56 - Capsulations, p.ex. couches de capsulation, revêtements
  • H01L 23/528 - Configuration de la structure d'interconnexion
  • H01L 23/00 - DISPOSITIFS À SEMI-CONDUCTEURS NON COUVERTS PAR LA CLASSE - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide

32.

ELECTRONIC PACKAGE AND MANUFACTURING METHOD THEREOF

      
Numéro d'application 18215113
Statut En instance
Date de dépôt 2023-06-27
Date de la première publication 2023-10-26
Propriétaire SILICONWARE PRECISION INDUSTRIES CO., LTD. (Taïwan, Province de Chine)
Inventeur(s)
  • Lin, Ho-Chuan
  • Chuang, Min-Han
  • Lai, Chia-Chu

Abrégé

An electronic package is provided, in which an electronic component with a conductive layer on an outer surface thereof is embedded in an encapsulant, where at least one electrode pad is disposed on an active surface of the electronic component, and at least one wire electrically connected to the electrode pad is arranged inside the electronic component, so that the conductive layer is electrically connected to the wire, such that the electrode pad, the wire and the conductive layer are used as a power transmission structure which serves as a current path to reduce DC resistance and improve an impedance issue associated with the supply of power.

Classes IPC  ?

  • H01L 23/31 - Capsulations, p.ex. couches de capsulation, revêtements caractérisées par leur disposition
  • H01L 21/56 - Capsulations, p.ex. couches de capsulation, revêtements
  • H01L 23/528 - Configuration de la structure d'interconnexion
  • H01L 23/00 - DISPOSITIFS À SEMI-CONDUCTEURS NON COUVERTS PAR LA CLASSE - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide

33.

ELECTRONIC PACKAGE AND METHOD FOR FABRICATING THE SAME

      
Numéro d'application 18343544
Statut En instance
Date de dépôt 2023-06-28
Date de la première publication 2023-10-26
Propriétaire Siliconware Precision Industries CO, Ltd (Taïwan, Province de Chine)
Inventeur(s)
  • Chang, Shu-Chi
  • Wang, Wei-Ping
  • Hsiao, Hsien-Lung
  • Cheng, Kaun-I

Abrégé

An electronic package and a method for fabrication the same are provided. The method includes: disposing an electronic component on a substrate; forming an encapsulant layer on the substrate to encapsulate the electronic component; and forming a shielding layer made of metal on the encapsulant layer. The shielding layer has an extending portion extending to a lateral side of the substrate along a corner of the encapsulant layer, without extending to a lower side of the substrate. Therefore, the present disclosure prevents the shielding layer from coming into contact with conductive pads disposed on the lower side of the substrate and thereby avoids a short circuit from occurrence.

Classes IPC  ?

  • H01L 21/44 - Fabrication des électrodes sur les corps semi-conducteurs par emploi de procédés ou d'appareils non couverts par les groupes
  • H01L 23/31 - Capsulations, p.ex. couches de capsulation, revêtements caractérisées par leur disposition
  • H01L 23/00 - DISPOSITIFS À SEMI-CONDUCTEURS NON COUVERTS PAR LA CLASSE - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
  • H01L 23/485 - Dispositions pour conduire le courant électrique vers le ou hors du corps à l'état solide pendant son fonctionnement, p.ex. fils de connexion ou bornes formées de couches conductrices inséparables du corps semi-conducteur sur lequel elles ont été déposées formées de structures en couches comprenant des couches conductrices et isolantes, p.ex. contacts planaires
  • H01L 27/06 - Dispositifs consistant en une pluralité de composants semi-conducteurs ou d'autres composants à l'état solide formés dans ou sur un substrat commun comprenant des éléments de circuit passif intégrés avec au moins une barrière de potentiel ou une barrière de surface le substrat étant un corps semi-conducteur comprenant une pluralité de composants individuels dans une configuration non répétitive
  • H01L 29/78 - Transistors à effet de champ l'effet de champ étant produit par une porte isolée
  • H01L 23/552 - Protection contre les radiations, p.ex. la lumière

34.

ELECTRONIC PACKAGE AND MANUFACTURING METHOD THEREOF

      
Numéro d'application 17845302
Statut En instance
Date de dépôt 2022-06-21
Date de la première publication 2023-10-26
Propriétaire SILICONWARE PRECISION INDUSTRIES CO., LTD. (Taïwan, Province de Chine)
Inventeur(s)
  • Yeh, Yu-Cheng
  • Lin, I-Hsin
  • Chen, Shao-Hua
  • Chi, Yi-Chen
  • Su, Wen-We
  • Chen, Kuo-Yi

Abrégé

An electronic package is provided, in which a first electronic element and at least one support member are disposed on a carrier structure, a spacer is disposed on the first electronic element, and a second electronic element is disposed on the at least one support member and the spacer, so as to prevent the second electronic element from tilting during a wire bonding process.

Classes IPC  ?

  • H01L 25/065 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide les dispositifs étant tous d'un type prévu dans le même sous-groupe des groupes , ou dans une seule sous-classe de , , p.ex. ensembles de diodes redresseuses les dispositifs n'ayant pas de conteneurs séparés les dispositifs étant d'un type prévu dans le groupe
  • H01L 23/00 - DISPOSITIFS À SEMI-CONDUCTEURS NON COUVERTS PAR LA CLASSE - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
  • H01L 23/31 - Capsulations, p.ex. couches de capsulation, revêtements caractérisées par leur disposition
  • H01L 21/56 - Capsulations, p.ex. couches de capsulation, revêtements

35.

ELECTRONIC PACKAGE AND MANUFACTURING METHOD THEREOF

      
Numéro d'application 17750711
Statut En instance
Date de dépôt 2022-05-23
Date de la première publication 2023-10-05
Propriétaire SILICONWARE PRECISION INDUSTRIES CO., LTD. (Taïwan, Province de Chine)
Inventeur(s)
  • Ke, Chung-Yu
  • Chen, Liang-Pin

Abrégé

An electronic package is provided, in which a first packaging layer is formed on a circuit structure, a portion of at least one conductive column is inserted into the first packaging layer, a remaining portion of the conductive column is protruded from the first packaging layer, and a second packaging layer is formed to cover the remaining portion of the conductive column, so that the conductive column is integrally formed in the first packaging layer and the second packaging layer. Therefore, the impact on the conductive column from the second packaging layer can be reduced and the problem of tilting of the conductive column can be prevented.

Classes IPC  ?

  • H01L 23/48 - Dispositions pour conduire le courant électrique vers le ou hors du corps à l'état solide pendant son fonctionnement, p.ex. fils de connexion ou bornes
  • H01L 25/16 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide les dispositifs étant de types couverts par plusieurs des groupes principaux , ou dans une seule sous-classe de , , p.ex. circuit hybrides
  • H01L 23/498 - Connexions électriques sur des substrats isolants
  • H01L 21/56 - Capsulations, p.ex. couches de capsulation, revêtements
  • H01L 23/31 - Capsulations, p.ex. couches de capsulation, revêtements caractérisées par leur disposition

36.

ELECTRONIC PACKAGE AND MANUFACTURING METHOD THEREOF

      
Numéro d'application 17748920
Statut En instance
Date de dépôt 2022-05-19
Date de la première publication 2023-09-28
Propriétaire SILICONWARE PRECISION INDUSTRIES CO., LTD. (Taïwan, Province de Chine)
Inventeur(s)
  • Chou, Ting-Yang
  • Jiang, Yih-Jenn
  • Jiang, Don-Son

Abrégé

An electronic package is provided, and the manufacturing method of which is to form a plurality of conductive pillars and dispose an electronic element on a first circuit structure, then cover the plurality of conductive pillars and the electronic element with a cladding layer, and then form a second circuit structure on the cladding layer, so that the plurality of conductive pillars are electrically connected to the first circuit structure and the second circuit structure, and the electronic element is electrically connected to the first circuit structure, where a fan-out redistribution layer is configured in the first circuit structure and the second circuit structure, and at least one ground layer is configured in the second circuit structure. Further, the ground layer includes a plurality of sheet bodies arranged in an array, so that at least one slot is disposed between every two adjacent sheet bodies.

Classes IPC  ?

  • H01L 23/498 - Connexions électriques sur des substrats isolants
  • H01L 21/48 - Fabrication ou traitement de parties, p.ex. de conteneurs, avant l'assemblage des dispositifs, en utilisant des procédés non couverts par l'un uniquement des groupes
  • H01L 25/10 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide les dispositifs étant tous d'un type prévu dans le même sous-groupe des groupes , ou dans une seule sous-classe de , , p.ex. ensembles de diodes redresseuses les dispositifs ayant des conteneurs séparés

37.

ELECTRONIC PACKAGE AND MANUFACTURING METHOD THEREOF

      
Numéro d'application 17740796
Statut En instance
Date de dépôt 2022-05-10
Date de la première publication 2023-09-07
Propriétaire SILICONWARE PRECISION INDUSTRIES CO., LTD. (Taïwan, Province de Chine)
Inventeur(s)
  • Pu, Chao-Chiang
  • Ho, Chi-Ching
  • Fu, Yi-Min
  • Wang, Yu-Po
  • Liu, Shuai-Lin

Abrégé

An electronic package is provided in which a chip packaging module, an electronic element having a plurality of contacts, and an electronic connector are disposed on a routing structure of a carrier component, so as to communicatively connect with the chip packaging module via the electronic element and the electronic connector, thereby increasing a signal transmission speed.

Classes IPC  ?

  • H01L 23/538 - Dispositions pour conduire le courant électrique à l'intérieur du dispositif pendant son fonctionnement, d'un composant à un autre la structure d'interconnexion entre une pluralité de puces semi-conductrices se trouvant au-dessus ou à l'intérieur de substrats isolants
  • H01L 25/10 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide les dispositifs étant tous d'un type prévu dans le même sous-groupe des groupes , ou dans une seule sous-classe de , , p.ex. ensembles de diodes redresseuses les dispositifs ayant des conteneurs séparés
  • H01L 23/48 - Dispositions pour conduire le courant électrique vers le ou hors du corps à l'état solide pendant son fonctionnement, p.ex. fils de connexion ou bornes
  • H01L 25/00 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide

38.

ELECTRONIC PACKAGE AND MANUFACTURING METHOD THEREOF, AND ANTENNA MODULE AND MANUFACTURING METHOD THEREOF

      
Numéro d'application 17748957
Statut En instance
Date de dépôt 2022-05-19
Date de la première publication 2023-09-07
Propriétaire SILICONWARE PRECISION INDUSTRIES CO., LTD. (Taïwan, Province de Chine)
Inventeur(s)
  • Tang, Shao-Tzu
  • Chiu, Chih-Hsien
  • Tsai, Wen-Jung
  • Chang, Ko-Wei
  • Lai, Chia-Chu

Abrégé

An antenna module is provided with a plurality of antenna structures and a shielding structure arranged on a plate body, and the shielding structure is located between two adjacent antenna structures, where the shielding structure includes a concave portion formed on the plate body and a dielectric material formed between the concave portion and the antenna structure to generate different impedance characteristics, thereby improving the antenna isolation.

Classes IPC  ?

  • H01Q 1/48 - ANTENNES, c. à d. ANTENNES RADIO - Détails de dispositifs associés aux antennes Écrans de terre; Contrepoids
  • H01Q 1/38 - Forme structurale pour éléments rayonnants, p.ex. cône, spirale, parapluie formés par une couche conductrice sur un support isolant
  • H01Q 1/50 - Association structurale d'antennes avec commutateurs de terre, dispositions de descente d'antennes ou parafoudres

39.

ELECTRONIC PACKAGE AND FABRICATION METHOD THEREOF

      
Numéro d'application 18143247
Statut En instance
Date de dépôt 2023-05-04
Date de la première publication 2023-08-31
Propriétaire SILICONWARE PRECISION INDUSTRIES CO., LTD. (Taïwan, Province de Chine)
Inventeur(s)
  • Ke, Chung-Yu
  • Lai, Chia-Chu
  • Chen, Liang-Pin

Abrégé

An electronic package is provided and includes a first carrier structure having a plurality of antenna feed lines, and an antenna module disposed on the first carrier structure. The antenna module includes a substrate body having a plurality of recesses with different depths. Further, antenna layers are formed in the plurality of recesses and electromagnetically coupled to the antenna feed lines so as to improve the overall radiation efficiency of the antenna assembly.

Classes IPC  ?

  • H01Q 1/22 - Supports; Moyens de montage par association structurale avec d'autres équipements ou objets
  • H01Q 1/40 - Eléments rayonnants recouverts avec, ou enrobés d'une matière protectrice
  • H01L 23/31 - Capsulations, p.ex. couches de capsulation, revêtements caractérisées par leur disposition
  • H01L 23/538 - Dispositions pour conduire le courant électrique à l'intérieur du dispositif pendant son fonctionnement, d'un composant à un autre la structure d'interconnexion entre une pluralité de puces semi-conductrices se trouvant au-dessus ou à l'intérieur de substrats isolants
  • H01L 23/66 - Adaptations pour la haute fréquence
  • H01L 23/00 - DISPOSITIFS À SEMI-CONDUCTEURS NON COUVERTS PAR LA CLASSE - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
  • H01L 21/48 - Fabrication ou traitement de parties, p.ex. de conteneurs, avant l'assemblage des dispositifs, en utilisant des procédés non couverts par l'un uniquement des groupes
  • H01L 21/56 - Capsulations, p.ex. couches de capsulation, revêtements
  • H01L 21/683 - Appareils spécialement adaptés pour la manipulation des dispositifs à semi-conducteurs ou des dispositifs électriques à l'état solide pendant leur fabrication ou leur traitement; Appareils spécialement adaptés pour la manipulation des plaquettes pendant la fabrication ou le traitement des dispositifs à semi-conducteurs ou des dispositifs électriques à l'état solide ou de leurs composants pour le maintien ou la préhension
  • H01Q 1/24 - Supports; Moyens de montage par association structurale avec d'autres équipements ou objets avec appareil récepteur

40.

METHOD FOR FABRICATING ELECTRONIC PACKAGE

      
Numéro d'application 18309756
Statut En instance
Date de dépôt 2023-04-28
Date de la première publication 2023-08-24
Propriétaire SILICONWARE PRECISION INDUSTRIES CO., LTD. (Taïwan, Province de Chine)
Inventeur(s)
  • Ng, Kong-Toon
  • Lee, Hung-Ho
  • Chung, Chee-Key
  • Lin, Chang-Fu
  • Chiu, Chi-Hsin

Abrégé

An electronic package is provided, including: an encapsulation layer embedded with a first electronic component and conductive pillars; a circuit structure disposed on one surface of the encapsulation layer; a second electronic component disposed on the circuit structure; an insulation layer formed on the other surface of the encapsulation layer; and a circuit portion disposed on the insulation layer. Since the first and second electronic components are disposed on two sides of the circuit structure, respectively, the electronic package has various functions and high performance. A method for fabricating the electronic package is also provided.

Classes IPC  ?

  • H01L 25/10 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide les dispositifs étant tous d'un type prévu dans le même sous-groupe des groupes , ou dans une seule sous-classe de , , p.ex. ensembles de diodes redresseuses les dispositifs ayant des conteneurs séparés
  • H01L 21/56 - Capsulations, p.ex. couches de capsulation, revêtements
  • H01L 23/00 - DISPOSITIFS À SEMI-CONDUCTEURS NON COUVERTS PAR LA CLASSE - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
  • H01L 25/00 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide

41.

ELECTRONIC PACKAGE AND MANUFACTURING METHOD THEREOF

      
Numéro d'application 17750931
Statut En instance
Date de dépôt 2022-05-23
Date de la première publication 2023-08-24
Propriétaire SILICONWARE PRECISION INDUSTRIES CO., LTD. (Taïwan, Province de Chine)
Inventeur(s)
  • Chang, Li-Chu
  • Hsu, Yuan-Hung
  • Jiang, Don-Son

Abrégé

A method of manufacturing an electronic package is provided and includes disposing a circuit member and a plurality of electronic elements on opposite sides of a carrier structure having circuit layers respectively, so that any two of the plurality of electronic elements can be electrically connected to each other via the circuit layers and the circuit member, where a vertical projected area of the carrier structure is larger than a vertical projected area of the circuit member, such that the circuit member is free from being protruded from side surfaces of the carrier structure. Therefore, the circuit member replaces a part of circuit layers of the carrier structure to reduce the difficulty of fabricating the circuit layers in the carrier structure.

Classes IPC  ?

  • H01L 23/498 - Connexions électriques sur des substrats isolants
  • H01L 25/065 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide les dispositifs étant tous d'un type prévu dans le même sous-groupe des groupes , ou dans une seule sous-classe de , , p.ex. ensembles de diodes redresseuses les dispositifs n'ayant pas de conteneurs séparés les dispositifs étant d'un type prévu dans le groupe
  • H01L 21/48 - Fabrication ou traitement de parties, p.ex. de conteneurs, avant l'assemblage des dispositifs, en utilisant des procédés non couverts par l'un uniquement des groupes
  • H01L 23/48 - Dispositions pour conduire le courant électrique vers le ou hors du corps à l'état solide pendant son fonctionnement, p.ex. fils de connexion ou bornes

42.

ELECTRONIC PACKAGE AND MANUFACTURING METHOD THEREOF

      
Numéro d'application 17726163
Statut En instance
Date de dépôt 2022-04-21
Date de la première publication 2023-08-17
Propriétaire SILICONWARE PRECISION INDUSTRIES CO., LTD. (Taïwan, Province de Chine)
Inventeur(s)
  • Kao, Feng
  • Wang, Lung-Yuan

Abrégé

An electronic package is provided, in which a circuit structure is disposed on the uppermost side of a plurality of stacked organic material substrates for connecting an electronic element, so that a line width/line spacing of a redistribution layer of the circuit structure conforms with a line width/line spacing of the electronic element. Therefore, when the size specification of the electronic element is designed to be miniaturized, the redistribution layer configured in the circuit structure can effectively match the line spacing/line width of the electronic element, so as to meet the requirements of miniaturized packaging.

Classes IPC  ?

  • H01L 23/498 - Connexions électriques sur des substrats isolants
  • H01L 23/367 - Refroidissement facilité par la forme du dispositif
  • H01L 21/48 - Fabrication ou traitement de parties, p.ex. de conteneurs, avant l'assemblage des dispositifs, en utilisant des procédés non couverts par l'un uniquement des groupes
  • H01L 23/14 - Supports, p.ex. substrats isolants non amovibles caractérisés par le matériau ou par ses propriétés électriques

43.

ELECTRONIC PACKAGE AND MANUFACTURING METHOD THEREOF

      
Numéro d'application 17897523
Statut En instance
Date de dépôt 2022-08-29
Date de la première publication 2023-08-10
Propriétaire SILICONWARE PRECISION INDUSTRIES CO., LTD. (Taïwan, Province de Chine)
Inventeur(s)
  • Fu, Yi-Min
  • Ho, Chi-Ching
  • Pu, Chao-Chiang
  • Wang, Yu-Po

Abrégé

An electronic package is provided, in which an electronic module and at least one support member are disposed on a substrate structure having a circuit layer, such that the stress on the substrate structure is dispersed through the at least one support member to eliminate the problem of stress concentration and prevent the substrate structure from warping.

Classes IPC  ?

  • H01L 23/538 - Dispositions pour conduire le courant électrique à l'intérieur du dispositif pendant son fonctionnement, d'un composant à un autre la structure d'interconnexion entre une pluralité de puces semi-conductrices se trouvant au-dessus ou à l'intérieur de substrats isolants
  • H01L 23/00 - DISPOSITIFS À SEMI-CONDUCTEURS NON COUVERTS PAR LA CLASSE - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
  • H01L 25/10 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide les dispositifs étant tous d'un type prévu dans le même sous-groupe des groupes , ou dans une seule sous-classe de , , p.ex. ensembles de diodes redresseuses les dispositifs ayant des conteneurs séparés
  • H01L 21/56 - Capsulations, p.ex. couches de capsulation, revêtements
  • H01L 23/31 - Capsulations, p.ex. couches de capsulation, revêtements caractérisées par leur disposition

44.

ELECTRONIC PACKAGE AND SUBSTRATE STRUCTURE THEREOF

      
Numéro d'application 17893599
Statut En instance
Date de dépôt 2022-08-23
Date de la première publication 2023-08-10
Propriétaire SILICONWARE PRECISION INDUSTRIES CO., LTD. (Taïwan, Province de Chine)
Inventeur(s)
  • Chien, Hsiu-Fang
  • Hsieh, Wen-Chen
  • Tsao, Chia-Wen
  • Chang, Hsin-Yin
  • Chi, Ya-Ting
  • Tsai, Yi-Lin

Abrégé

An electronic package is provided and includes a substrate structure and an electronic element disposed on the substrate structure. The substrate structure is provided with a plurality of circuits and a reinforcing portion that is free from being electrically connected to the plurality of circuits on a surface of a substrate body of the substrate structure, such that the electronic element is electrically connected to the plurality of circuits and is free from being electrically connected to the reinforcing portion, and the reinforcing portion includes a dummy pad and a trace line connected to the dummy pad to increase a layout area of the reinforcing portion on the substrate body. Therefore, the adhesion of the reinforcing portion can be improved, and the electronic element can be prevented from cracking.

Classes IPC  ?

  • H01L 23/00 - DISPOSITIFS À SEMI-CONDUCTEURS NON COUVERTS PAR LA CLASSE - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide

45.

ELECTRONIC PACKAGE AND FABRICATION METHOD THEREOF

      
Numéro d'application 18103196
Statut En instance
Date de dépôt 2023-01-30
Date de la première publication 2023-08-03
Propriétaire SILICONWARE PRECISION INDUSTRIES CO., LTD. (Taïwan, Province de Chine)
Inventeur(s)
  • Chiu, Chih-Hsien
  • Tsai, Wen-Jung

Abrégé

An electronic package is formed by disposing an electronic element and a lead frame having a plurality of conductive posts on a carrier structure having an antenna function, and encapsulating the electronic element and the lead frame with an encapsulant. The encapsulant is defined with a first encapsulating portion and a second encapsulating portion lower than the first encapsulating portion. The electronic element is positioned in the first encapsulating portion, and the plurality of conductive posts are positioned in the second encapsulating portion. End surfaces of the plurality of conductive posts are exposed from a surface of the second encapsulating portion so as to be electrically connected to a connector.

Classes IPC  ?

  • H01L 23/66 - Adaptations pour la haute fréquence
  • H01L 21/56 - Capsulations, p.ex. couches de capsulation, revêtements
  • H01L 23/31 - Capsulations, p.ex. couches de capsulation, revêtements caractérisées par leur disposition
  • H01L 23/498 - Connexions électriques sur des substrats isolants
  • H01L 23/552 - Protection contre les radiations, p.ex. la lumière

46.

ELECTRONIC PACKAGE AND SUBSTRATE STRUCTURE THEREOF

      
Numéro d'application 18063377
Statut En instance
Date de dépôt 2022-12-08
Date de la première publication 2023-07-20
Propriétaire SILICONWARE PRECISION INDUSTRIES CO., LTD. (Taïwan, Province de Chine)
Inventeur(s)
  • Chen, Wan-Rou
  • Liu, Yi-Wen
  • Li, Hsiu-Jung
  • Chi, Yi-Chen
  • Lin, Tsung-Li

Abrégé

An electronic package is provided, which includes a substrate structure and an electronic element and a passive element disposed on the substrate structure, where a die placement area and a functional area separated from each other are defined on a surface of a substrate body of the substrate structure, so that a routing layer is arranged with linear conductive traces with a smaller width in the die placement area, and a sheet-shaped circuit with a larger width and electrically connected to the linear conductive traces is arranged in the functional area, so as to reduce a metal area on the surface of the substrate body, thereby avoiding the problem of warpage caused by stress concentration in the die placement area.

Classes IPC  ?

  • H01L 23/498 - Connexions électriques sur des substrats isolants
  • H01L 25/16 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide les dispositifs étant de types couverts par plusieurs des groupes principaux , ou dans une seule sous-classe de , , p.ex. circuit hybrides
  • H01L 23/00 - DISPOSITIFS À SEMI-CONDUCTEURS NON COUVERTS PAR LA CLASSE - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide

47.

ELECTRONIC PACKAGE AND MANUFACTURING METHOD THEREOF

      
Numéro d'application 17574944
Statut En instance
Date de dépôt 2022-01-13
Date de la première publication 2023-07-13
Propriétaire SILICONWARE PRECISION INDUSTRIES CO., LTD. (Taïwan, Province de Chine)
Inventeur(s)
  • Chiu, Chih-Hsien
  • Chang, Ko-Wei
  • Tsai, Wen-Jung
  • Yu, Che-Wei
  • Chen, Chia-Yang

Abrégé

Provided is an electronic package, in which a conductive structure and an encapsulation layer covering the conductive structure are arranged on one side of a carrier structure having a circuit layer, and an electronic component is arranged on the other side of the carrier structure. The rigidity of the carrier structure is increased by the encapsulation layer, and problems such as warpage or wavy deformations caused by increasing the volume of the electronic package due to functional requirements can be eliminated.

Classes IPC  ?

  • H01L 23/498 - Connexions électriques sur des substrats isolants
  • H01L 23/31 - Capsulations, p.ex. couches de capsulation, revêtements caractérisées par leur disposition
  • H01L 23/00 - DISPOSITIFS À SEMI-CONDUCTEURS NON COUVERTS PAR LA CLASSE - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
  • H01L 21/48 - Fabrication ou traitement de parties, p.ex. de conteneurs, avant l'assemblage des dispositifs, en utilisant des procédés non couverts par l'un uniquement des groupes
  • H01L 25/065 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide les dispositifs étant tous d'un type prévu dans le même sous-groupe des groupes , ou dans une seule sous-classe de , , p.ex. ensembles de diodes redresseuses les dispositifs n'ayant pas de conteneurs séparés les dispositifs étant d'un type prévu dans le groupe
  • H01L 25/00 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide

48.

ELECTRONIC PACKAGE AND MANUFACTURING METHOD THEREOF

      
Numéro d'application 17956566
Statut En instance
Date de dépôt 2022-09-29
Date de la première publication 2023-07-13
Propriétaire SILICONWARE PRECISION INDUSTRIES CO., LTD. (Taïwan, Province de Chine)
Inventeur(s)
  • Renn, Tai-Shin
  • Yu, Kuo-Hua
  • Lo, Yu-Min
  • Hung, Wei-Shen

Abrégé

An electronic package is provided, in which an electronic element is disposed on an upper side of a circuit structure, a package layer covers the electronic element, and an action structure is embedded in the package layer, so that the action structure is exposed from a surface of the package layer, and then a bonding element is disposed on a lower side of the circuit structure and corresponding to the position of the action structure, so as to form a thermal conduction between the bonding element and the action structure. Therefore, a laser can transfer heat energy to the bonding element via the action structure, so that a solder material on the bonding element can be reflowed.

Classes IPC  ?

  • H01L 23/367 - Refroidissement facilité par la forme du dispositif
  • H01L 23/00 - DISPOSITIFS À SEMI-CONDUCTEURS NON COUVERTS PAR LA CLASSE - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
  • H01L 21/48 - Fabrication ou traitement de parties, p.ex. de conteneurs, avant l'assemblage des dispositifs, en utilisant des procédés non couverts par l'un uniquement des groupes
  • H01L 25/10 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide les dispositifs étant tous d'un type prévu dans le même sous-groupe des groupes , ou dans une seule sous-classe de , , p.ex. ensembles de diodes redresseuses les dispositifs ayant des conteneurs séparés
  • H01L 21/56 - Capsulations, p.ex. couches de capsulation, revêtements
  • H01L 23/498 - Connexions électriques sur des substrats isolants

49.

ELECTRONIC PACKAGE AND MANUFACTURING METHOD THEREOF

      
Numéro d'application 17674457
Statut En instance
Date de dépôt 2022-02-17
Date de la première publication 2023-06-22
Propriétaire SILICONWARE PRECISION INDUSTRIES CO., LTD. (Taïwan, Province de Chine)
Inventeur(s)
  • Ke, Chung-Yu
  • Huang, Po-Kai
  • Chen, Liang-Pin

Abrégé

An electronic package is provided and includes stacking a first packaging module having a circuit structure, an electronic element, a plurality of first conductive elements and a first packaging layer with a second packaging module having a routing structure, a plurality of second conductive elements and a second packaging layer, so that the second packaging layer is formed on the first packaging layer in a manner that the routing structure is overlapped on the circuit structure, where each of the second conductive elements is correspondingly bonded with each of the first conductive elements. Accordingly, the circuit structure and the routing structure are manufactured separately at the same time, so as to shorten the process time and control the stress distribution on the circuit structure and the routing structure separately.

Classes IPC  ?

  • H01L 23/498 - Connexions électriques sur des substrats isolants
  • H01L 21/48 - Fabrication ou traitement de parties, p.ex. de conteneurs, avant l'assemblage des dispositifs, en utilisant des procédés non couverts par l'un uniquement des groupes

50.

ELECTRONIC PACKAGE AND FABRICATION METHOD THEREOF

      
Numéro d'application 18109120
Statut En instance
Date de dépôt 2023-02-13
Date de la première publication 2023-06-15
Propriétaire SILICONWARE PRECISION INDUSTRIES CO., LTD. (Taïwan, Province de Chine)
Inventeur(s)
  • Hsu, Chih-Hsun
  • Chen, Chi-Jen
  • Hsu, Hsi-Chang
  • Hsu, Yuan-Hung
  • Tai, Rui-Feng
  • Jiang, Don-Son

Abrégé

An electronic package is provided and includes at least one protective structure positioned between a first electronic element and a second electronic element on a carrier for reducing stresses generated inside the first electronic element and the second electronic element when a filling material is formed on the carrier, encapsulates the protective structure and comes into contact with the first electronic element and the second electronic element, thereby preventing cracking of the first electronic element and the second electronic element and improving the reliability of the electronic package.

Classes IPC  ?

  • H01L 23/00 - DISPOSITIFS À SEMI-CONDUCTEURS NON COUVERTS PAR LA CLASSE - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
  • H01L 25/065 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide les dispositifs étant tous d'un type prévu dans le même sous-groupe des groupes , ou dans une seule sous-classe de , , p.ex. ensembles de diodes redresseuses les dispositifs n'ayant pas de conteneurs séparés les dispositifs étant d'un type prévu dans le groupe
  • H01L 23/31 - Capsulations, p.ex. couches de capsulation, revêtements caractérisées par leur disposition
  • H01L 25/00 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
  • H01L 21/48 - Fabrication ou traitement de parties, p.ex. de conteneurs, avant l'assemblage des dispositifs, en utilisant des procédés non couverts par l'un uniquement des groupes
  • H01L 21/56 - Capsulations, p.ex. couches de capsulation, revêtements

51.

ELECTRONIC PACKAGE AND MANUFACTURING METHOD THEREOF

      
Numéro d'application 17944464
Statut En instance
Date de dépôt 2022-09-14
Date de la première publication 2023-06-08
Propriétaire SILICONWARE PRECISION INDUSTRIES CO., LTD. (Taïwan, Province de Chine)
Inventeur(s)
  • Lin, Hsin-Jou
  • Wang, Lung-Yuan
  • Kao, Feng
  • Chen, Chiu-Ling

Abrégé

A method of manufacturing an electronic package is provided, in which a package module including a routing structure is stacked on a carrier structure via a plurality of conductive elements, a heat dissipation member covers a part of a surface of the routing structure, and an electronic module is disposed on another part of the surface of the routing structure, so that the routing structure is formed with at least one heat dissipation pad bonded to the heat dissipation member, such that the heat energy of the electronic module and the package module can be dissipated via the heat dissipation pad and the heat dissipation member.

Classes IPC  ?

  • H01L 23/367 - Refroidissement facilité par la forme du dispositif
  • H01L 23/00 - DISPOSITIFS À SEMI-CONDUCTEURS NON COUVERTS PAR LA CLASSE - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
  • H01L 25/10 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide les dispositifs étant tous d'un type prévu dans le même sous-groupe des groupes , ou dans une seule sous-classe de , , p.ex. ensembles de diodes redresseuses les dispositifs ayant des conteneurs séparés
  • H01L 23/498 - Connexions électriques sur des substrats isolants
  • H01L 25/00 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
  • H01L 21/48 - Fabrication ou traitement de parties, p.ex. de conteneurs, avant l'assemblage des dispositifs, en utilisant des procédés non couverts par l'un uniquement des groupes

52.

ELECTRONIC PACKAGE AND MANUFACTURING METHOD THEREOF

      
Numéro d'application 17571901
Statut En instance
Date de dépôt 2022-01-10
Date de la première publication 2023-05-25
Propriétaire SILICONWARE PRECISION INDUSTRIES CO., LTD. (Taïwan, Province de Chine)
Inventeur(s)
  • Chiu, Chih-Hsien
  • Tsai, Wen-Jung
  • Lin, Chien-Cheng
  • Chang, Ko-Wei
  • Yeh, Yu-Wei
  • Chien, Shun-Yu
  • Chen, Chia-Yang

Abrégé

An electronic package is provided in which an electronic component is arranged on a wiring structure and covered with a packaging layer, and a frame body that does not contact the wiring structure is embedded in the packaging layer. Therefore, thermal stress is dispersed through the frame body to avoid warpage of the electronic package, so as to facilitate the arrangement of other electronic components around the electronic component.

Classes IPC  ?

  • H01L 23/00 - DISPOSITIFS À SEMI-CONDUCTEURS NON COUVERTS PAR LA CLASSE - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
  • H01L 23/498 - Connexions électriques sur des substrats isolants
  • H01L 23/31 - Capsulations, p.ex. couches de capsulation, revêtements caractérisées par leur disposition

53.

ELECTRONIC PACKAGE AND MANUFACTURING METHOD THEREOF

      
Numéro d'application 18097847
Statut En instance
Date de dépôt 2023-01-17
Date de la première publication 2023-05-18
Propriétaire SILICONWARE PRECISION INDUSTRIES CO., LTD. (Taïwan, Province de Chine)
Inventeur(s)
  • Chiu, Chih-Hsien
  • Chang, Ko-Wei

Abrégé

An electronic package in which at least one magnetically permeable member is disposed between a carrier and an electronic component, where the electronic component has a first conductive layer, and the carrier has a second conductive layer, such that the magnetically permeable element is located between the first conductive layer and the second conductive layer. Moreover, a plurality of conductive bumps that electrically connect the first conductive layer and the second conductive layer are arranged between the electronic component and the carrier to surround the magnetically permeable member for generating magnetic flux.

Classes IPC  ?

  • H01L 23/64 - Dispositions relatives à l'impédance
  • H01L 23/00 - DISPOSITIFS À SEMI-CONDUCTEURS NON COUVERTS PAR LA CLASSE - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
  • H01L 23/31 - Capsulations, p.ex. couches de capsulation, revêtements caractérisées par leur disposition
  • H01L 23/498 - Connexions électriques sur des substrats isolants
  • H01L 21/48 - Fabrication ou traitement de parties, p.ex. de conteneurs, avant l'assemblage des dispositifs, en utilisant des procédés non couverts par l'un uniquement des groupes
  • H01L 21/56 - Capsulations, p.ex. couches de capsulation, revêtements

54.

ELECTRONIC PACKAGE AND MANUFACTURING METHOD THEREOF

      
Numéro d'application 18097965
Statut En instance
Date de dépôt 2023-01-17
Date de la première publication 2023-05-18
Propriétaire SILICONWARE PRECISION INDUSTRIES CO., LTD. (Taïwan, Province de Chine)
Inventeur(s)
  • Chiu, Chih-Hsien
  • Chang, Ko-Wei

Abrégé

An electronic package in which at least one magnetically permeable member is disposed between a carrier and an electronic component, where the electronic component has a first conductive layer, and the carrier has a second conductive layer, such that the magnetically permeable element is located between the first conductive layer and the second conductive layer. Moreover, a plurality of conductive bumps that electrically connect the first conductive layer and the second conductive layer are arranged between the electronic component and the carrier to surround the magnetically permeable member for generating magnetic flux.

Classes IPC  ?

  • H01L 23/64 - Dispositions relatives à l'impédance
  • H01L 23/00 - DISPOSITIFS À SEMI-CONDUCTEURS NON COUVERTS PAR LA CLASSE - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
  • H01L 23/31 - Capsulations, p.ex. couches de capsulation, revêtements caractérisées par leur disposition
  • H01L 23/498 - Connexions électriques sur des substrats isolants
  • H01L 21/48 - Fabrication ou traitement de parties, p.ex. de conteneurs, avant l'assemblage des dispositifs, en utilisant des procédés non couverts par l'un uniquement des groupes
  • H01L 21/56 - Capsulations, p.ex. couches de capsulation, revêtements

55.

ELECTRONIC PACKAGE AND MANUFACTURING METHOD THEREOF

      
Numéro d'application 17572001
Statut En instance
Date de dépôt 2022-01-10
Date de la première publication 2023-05-18
Propriétaire SILICONWARE PRECISION INDUSTRIES CO., LTD. (Taïwan, Province de Chine)
Inventeur(s)
  • Pu, Chao-Chiang
  • Ho, Chi-Ching
  • Fu, Yi-Min
  • Wang, Yu-Po
  • Su, Po-Yuan

Abrégé

An electronic package is provided in which an electronic module and a heat dissipation structure combined with the electronic module are disposed on a carrier structure, and at least one adjustment structure is coupled with the heat dissipation structure and located around the electronic module. Therefore, the adjustment structure disperses thermal stress to avoid warpage of the electronic module.

Classes IPC  ?

  • H01L 23/00 - DISPOSITIFS À SEMI-CONDUCTEURS NON COUVERTS PAR LA CLASSE - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
  • H01L 23/498 - Connexions électriques sur des substrats isolants
  • H01L 23/367 - Refroidissement facilité par la forme du dispositif
  • H01L 23/31 - Capsulations, p.ex. couches de capsulation, revêtements caractérisées par leur disposition
  • H01L 21/48 - Fabrication ou traitement de parties, p.ex. de conteneurs, avant l'assemblage des dispositifs, en utilisant des procédés non couverts par l'un uniquement des groupes
  • H01L 23/58 - Dispositions électriques structurelles non prévues ailleurs pour dispositifs semi-conducteurs

56.

ELECTRONIC PACKAGE AND MANUFACTURING METHOD THEREOF

      
Numéro d'application 17568913
Statut En instance
Date de dépôt 2022-01-05
Date de la première publication 2023-05-04
Propriétaire SILICONWARE PRECISION INDUSTRIES CO., LTD. (Taïwan, Province de Chine)
Inventeur(s)
  • Lin, You-Chen
  • Lo, Yu-Min
  • Yu, Kuo-Hua
  • Feng, Jun-Hao

Abrégé

An electronic package is provided and includes a protection layer formed on the electronic structure having a plurality of conductors to cover the plurality of conductors, a dielectric layer having a plurality of grooves to enable the electronic structure to be bonded onto one side of the dielectric layer with the protection layer thereon such that each of the plurality of conductors is correspondingly accommodated in each of the plurality of grooves, and a plurality of conductive components disposed on another side of the dielectric layer. Accordingly, the design of the grooves is used to correspond to the high and low surfaces of the electronic structure such that the problem of poor manufacturing process can be avoided.

Classes IPC  ?

  • H01L 23/538 - Dispositions pour conduire le courant électrique à l'intérieur du dispositif pendant son fonctionnement, d'un composant à un autre la structure d'interconnexion entre une pluralité de puces semi-conductrices se trouvant au-dessus ou à l'intérieur de substrats isolants
  • H01L 21/48 - Fabrication ou traitement de parties, p.ex. de conteneurs, avant l'assemblage des dispositifs, en utilisant des procédés non couverts par l'un uniquement des groupes

57.

ELECTRONIC PACKAGE AND MANUFACTURING METHOD THEREOF

      
Numéro d'application 17527434
Statut En instance
Date de dépôt 2021-11-16
Date de la première publication 2023-04-13
Propriétaire SILICONWARE PRECISION INDUSTRIES CO., LTD. (Taïwan, Province de Chine)
Inventeur(s)
  • Fu, Yi-Min
  • Ho, Chi-Ching
  • Kang, Cheng-Yu
  • Wang, Yu-Po

Abrégé

Provided is an electronic package providing a circuit structure having auxiliary circuit layers. Further, an electronic component is disposed on the circuit structure and electrically connected to the auxiliary circuit layers. In addition, an encapsulant covers the electronic component, and the circuit structure is disposed on the package substrate having a plurality of main circuit layers, such that the main circuit layers are electrically connected to the auxiliary circuit layers. As such, a number of layers of the auxiliary circuit layers is used to replace a layer number configuration of the main circuit layers.

Classes IPC  ?

  • H01L 23/498 - Connexions électriques sur des substrats isolants
  • H01L 23/367 - Refroidissement facilité par la forme du dispositif
  • H01L 21/48 - Fabrication ou traitement de parties, p.ex. de conteneurs, avant l'assemblage des dispositifs, en utilisant des procédés non couverts par l'un uniquement des groupes

58.

ELECTRONIC PACKAGE

      
Numéro d'application 17989554
Statut En instance
Date de dépôt 2022-11-17
Date de la première publication 2023-03-16
Propriétaire SILICONWARE PRECISION INDUSTRIES CO., LTD. (Taïwan, Province de Chine)
Inventeur(s)
  • Chiu, Chih-Hsien
  • Tsai, Wen-Jung
  • Yeh, Yu-Wei
  • Tsai, Tsung-Hsien
  • Shih, Chi-Liang
  • Yang, Sheng-Ming
  • Liao, Ping-Hung

Abrégé

An electronic package is provided and uses a plurality of bonding wires as a shielding structure. The bonding wires are stitch bonded onto a carrier carrying electronic components, such that the problem of the shielding structure peeling off or falling off from the carrier can be avoided due to the fact that the bonding wires are not affected by temperature, humidity and other environmental factors.

Classes IPC  ?

  • H01L 23/552 - Protection contre les radiations, p.ex. la lumière
  • H01L 23/00 - DISPOSITIFS À SEMI-CONDUCTEURS NON COUVERTS PAR LA CLASSE - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
  • H01L 23/31 - Capsulations, p.ex. couches de capsulation, revêtements caractérisées par leur disposition
  • H01L 23/498 - Connexions électriques sur des substrats isolants

59.

CHIP MATCHING SYSTEM AND METHOD THEREOF

      
Numéro d'application 17988286
Statut En instance
Date de dépôt 2022-11-16
Date de la première publication 2023-03-09
Propriétaire SILICONWARE PRECISION INDUSTRIES CO., LTD. (Taïwan, Province de Chine)
Inventeur(s)
  • Yen, Wu-Hung
  • Huang, Yi-Hsien
  • Lin, Chun-Tang
  • Chen, Shu-Hua
  • Chang, Shou-Qi

Abrégé

A chip matching system and a corresponding method are provided. The method defines a plurality of first electronic components in a first wafer as various grades of chips and defines a plurality of second electronic components in a second wafer as various grades of chips, and then grades of the first electronic components and the second electronic components are matched to generate target information, and finally the first and second electronic components are integrated in the same position according to the target information. Therefore, the highest-grade chips can be arranged in a multi-chip module to optimize the quality of the multi-chip module.

Classes IPC  ?

  • H01L 21/67 - Appareils spécialement adaptés pour la manipulation des dispositifs à semi-conducteurs ou des dispositifs électriques à l'état solide pendant leur fabrication ou leur traitement; Appareils spécialement adaptés pour la manipulation des plaquettes pendant la fabrication ou le traitement des dispositifs à semi-conducteurs ou des dispositifs électriques à l'état solide ou de leurs composants

60.

SUBSTRATE STRUCTURE

      
Numéro d'application 17840082
Statut En instance
Date de dépôt 2022-06-14
Date de la première publication 2023-03-02
Propriétaire SILICONWARE PRECISION INDUSTRIES CO., LTD. (Taïwan, Province de Chine)
Inventeur(s)
  • Weng, Pei-Geng
  • Tsai, Fang-Lin
  • Tsai, Wei-Son
  • Jiang, Yih-Jenn

Abrégé

A substrate structure is provided with a first electrical contact pad formed on an insulating layer of a substrate body, where the first electrical contact pad includes a first pad portion disposed on the insulating layer and at least one first protruding portion embedded in the insulating layer, so that the first pad portion is electrically connected to a circuit layer in the insulating layer by a conductive blind via, and the first protruding portion is free from being electrically connected to the circuit layer, such that, through a design of the first protruding portion, all surfaces of a metal layer formed on the insulating layer can meet the requirement of coplanarity.

Classes IPC  ?

  • H01L 23/498 - Connexions électriques sur des substrats isolants

61.

Electronic package and manufacturing method thereof

      
Numéro d'application 17978493
Numéro de brevet 11810862
Statut Délivré - en vigueur
Date de dépôt 2022-11-01
Date de la première publication 2023-02-16
Date d'octroi 2023-11-07
Propriétaire SILICONWARE PRECISION INDUSTRIES CO., LTD. (Taïwan, Province de Chine)
Inventeur(s)
  • Huang, Yu-Lung
  • Huang, Chih-Ming
  • Yu, Kuo-Hua
  • Lin, Chang-Fu

Abrégé

An electronic package is provided, in which a circuit board and a circuit block are embedded in an encapsulating layer at a distance to each other, and circuit structures are formed on the two opposite surfaces of the encapsulating layer with electronic components arranged on one of the circuit structures. The circuit block and the circuit board embedded in the encapsulating layer are spaced apart from each other to allow to separate current conduction paths. As such, the circuit board will not overheat, and issues associated with warpage of the circuit board can be eliminated. Moreover, by embedding the circuit block and the circuit board in the encapsulating layer at a distance to each other, the structural strength of the encapsulating layer can be improved.

Classes IPC  ?

  • H01L 23/538 - Dispositions pour conduire le courant électrique à l'intérieur du dispositif pendant son fonctionnement, d'un composant à un autre la structure d'interconnexion entre une pluralité de puces semi-conductrices se trouvant au-dessus ou à l'intérieur de substrats isolants
  • H01L 21/48 - Fabrication ou traitement de parties, p.ex. de conteneurs, avant l'assemblage des dispositifs, en utilisant des procédés non couverts par l'un uniquement des groupes
  • H01L 23/498 - Connexions électriques sur des substrats isolants

62.

ELECTRONIC PACKAGE AND MANUFACTURING METHOD THEREOF

      
Numéro d'application 17411322
Statut En instance
Date de dépôt 2021-08-25
Date de la première publication 2023-01-26
Propriétaire SILICONWARE PRECISION INDUSTRIES CO., LTD. (Taïwan, Province de Chine)
Inventeur(s)
  • Tang, Shao-Tzu
  • Tsai, Wen-Jung
  • Chiu, Chih-Hsien
  • Chang, Ko-Wei
  • Yeh, Yu-Wei
  • Pai, Yu-Cheng
  • Pan, Chuan-Yi
  • Wu, Chi-Rui

Abrégé

An electronic package is provided, in which a carrier structure provided with electronic components is disposed onto an antenna structure, where a stepped portion is formed at an edge of the antenna structure, so that a shielding body is arranged along a surface of the stepped portion. Therefore, the shielding body only covers a part of the surface of the antenna structure to prevent the shielding body from interfering with operation of the antenna structure.

Classes IPC  ?

  • H01Q 1/22 - Supports; Moyens de montage par association structurale avec d'autres équipements ou objets
  • H01L 23/552 - Protection contre les radiations, p.ex. la lumière

63.

ELECTRONIC PACKAGE AND MANUFACTURING METHOD THEREOF

      
Numéro d'application 17850527
Statut En instance
Date de dépôt 2022-06-27
Date de la première publication 2023-01-19
Propriétaire SILICONWARE PRECISION INDUSTRIES CO., LTD. (Taïwan, Province de Chine)
Inventeur(s)
  • Huang, Yu-Lung
  • Huang, Chih-Ming
  • Yu, Kuo-Hua
  • Lin, Chang-Fu

Abrégé

An electronic package, in which a heat dissipation structure is disposed on a carrier structure to form a packaging space for electronic components to be accommodated in the packaging space, and the electronic components are completely encapsulated by a heat dissipation material to prevent the electronic components exposing from the heat dissipation material so as to improve the heat dissipation effect.

Classes IPC  ?

  • H01L 23/42 - Choix ou disposition de matériaux de remplissage ou de pièces auxiliaires dans le conteneur pour faciliter le chauffage ou le refroidissement
  • H01L 23/40 - Supports ou moyens de fixation pour les dispositifs de refroidissement ou de chauffage amovibles
  • H01L 21/54 - Remplissage des conteneurs, p.ex. remplissage en gaz
  • H01L 21/56 - Capsulations, p.ex. couches de capsulation, revêtements

64.

Electronic package and manufacturing method thereof

      
Numéro d'application 17411228
Numéro de brevet 11764188
Statut Délivré - en vigueur
Date de dépôt 2021-08-25
Date de la première publication 2023-01-19
Date d'octroi 2023-09-19
Propriétaire SILICONWARE PRECISION INDUSTRIES CO., LTD. (USA)
Inventeur(s)
  • Chia, Meng-Huan
  • Jiang, Yih-Jenn
  • Lin, Chang-Fu
  • Jiang, Don-Son

Abrégé

An electronic package is provided, in which a first electronic element and a second electronic element are disposed on a first side of a circuit structure and a second side of the circuit structure, respectively, where a first metal layer is formed between the first side of the circuit structure and the first electronic element, a second metal layer is formed on a surface of the second electronic element, and at least one thermally conductive pillar is disposed on the second side of the circuit structure and extends into the circuit structure to thermally conduct the first metal layer and the second metal layer. Therefore, through the thermally conductive pillar, heat generated during operations of the first electronic element and the second electronic element can be quickly dissipated to an external environment and would not accumulate.

Classes IPC  ?

  • H01L 25/065 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide les dispositifs étant tous d'un type prévu dans le même sous-groupe des groupes , ou dans une seule sous-classe de , , p.ex. ensembles de diodes redresseuses les dispositifs n'ayant pas de conteneurs séparés les dispositifs étant d'un type prévu dans le groupe
  • H01L 25/16 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide les dispositifs étant de types couverts par plusieurs des groupes principaux , ou dans une seule sous-classe de , , p.ex. circuit hybrides
  • H01L 25/00 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide

65.

Flip-chip process and bonding equipment

      
Numéro d'application 17392462
Numéro de brevet 11605554
Statut Délivré - en vigueur
Date de dépôt 2021-08-03
Date de la première publication 2022-12-22
Date d'octroi 2023-03-14
Propriétaire SILICONWARE PRECISION INDUSTRIES CO., LTD. (Taïwan, Province de Chine)
Inventeur(s)
  • Huang, Yu-Lung
  • Huang, Chih-Ming
  • Yu, Kuo-Hua
  • Lin, Chang-Fu

Abrégé

A flip-chip process is to provide a pressing jig with a channel, so that the pressing jig grips a chip module by vacuum suction through the channel, and the chip module can be bonded onto a circuit board via a plurality of solder bumps through the pressing jig, and then a heating device is provided to heat the plurality of solder bumps and reflow the plurality of solder bumps. Therefore, the chip module can be vacuum-gripped by the pressing jig to suppress deformation of the chip module, so that the solder bumps can effectively connect to corresponding contacts of the circuit board.

Classes IPC  ?

  • H01L 21/68 - Appareils spécialement adaptés pour la manipulation des dispositifs à semi-conducteurs ou des dispositifs électriques à l'état solide pendant leur fabrication ou leur traitement; Appareils spécialement adaptés pour la manipulation des plaquettes pendant la fabrication ou le traitement des dispositifs à semi-conducteurs ou des dispositifs électriques à l'état solide ou de leurs composants pour le positionnement, l'orientation ou l'alignement
  • H01L 23/00 - DISPOSITIFS À SEMI-CONDUCTEURS NON COUVERTS PAR LA CLASSE - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
  • H01L 21/683 - Appareils spécialement adaptés pour la manipulation des dispositifs à semi-conducteurs ou des dispositifs électriques à l'état solide pendant leur fabrication ou leur traitement; Appareils spécialement adaptés pour la manipulation des plaquettes pendant la fabrication ou le traitement des dispositifs à semi-conducteurs ou des dispositifs électriques à l'état solide ou de leurs composants pour le maintien ou la préhension

66.

ELECTRONIC PACKAGE AND MANUFACTURING METHOD THEREOF

      
Numéro d'application 17370207
Statut En instance
Date de dépôt 2021-07-08
Date de la première publication 2022-12-15
Propriétaire SILICONWARE PRECISION INDUSTRIES CO., LTD. (Taïwan, Province de Chine)
Inventeur(s)
  • Huang, Yu-Lung
  • Huang, Chih-Ming
  • Yu, Kuo-Hua
  • Lin, Chang-Fu

Abrégé

Provided is an electronic package, in which a heat dissipating body is formed on an electronic device and is combined with a heat sink so that the electronic device, the heat dissipating body and the heat sink form a receiving space, and a heat dissipating material is formed in the receiving space and in contact with the heat sink and the electronic device, where a fluid regulating space is formed between the heat dissipating material and the heat dissipating body and is used as a volume regulating space for the heat dissipating material during thermal expansion and contraction.

Classes IPC  ?

  • H01L 23/367 - Refroidissement facilité par la forme du dispositif
  • H01L 23/373 - Refroidissement facilité par l'emploi de matériaux particuliers pour le dispositif
  • H01L 23/42 - Choix ou disposition de matériaux de remplissage ou de pièces auxiliaires dans le conteneur pour faciliter le chauffage ou le refroidissement
  • H01L 21/48 - Fabrication ou traitement de parties, p.ex. de conteneurs, avant l'assemblage des dispositifs, en utilisant des procédés non couverts par l'un uniquement des groupes

67.

ELECTRONIC PACKAGE AND MANUFACTURING METHOD THEREOF

      
Numéro d'application 17829533
Statut En instance
Date de dépôt 2022-06-01
Date de la première publication 2022-12-15
Propriétaire SILICONWARE PRECISION INDUSTRIES CO., LTD. (Taïwan, Province de Chine)
Inventeur(s)
  • Fu, Yi-Min
  • Ho, Chi-Ching
  • Wang, Yu-Po

Abrégé

An electronic package is provided, where a laterally diffused metal oxide semiconductor (LDMOS) type electronic structure is mounted onto a complementary metal oxide semiconductor (CMOS) type electronic element to be integrated into a chip module, thereby shortening electrical transmission path between the electronic structure and the electronic element so as to reduce the communication time between the electronic structure and the electronic element.

Classes IPC  ?

  • H01L 23/373 - Refroidissement facilité par l'emploi de matériaux particuliers pour le dispositif
  • H01L 23/00 - DISPOSITIFS À SEMI-CONDUCTEURS NON COUVERTS PAR LA CLASSE - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
  • H01L 23/31 - Capsulations, p.ex. couches de capsulation, revêtements caractérisées par leur disposition
  • H01L 23/498 - Connexions électriques sur des substrats isolants
  • H01L 21/56 - Capsulations, p.ex. couches de capsulation, revêtements

68.

ELECTRONIC PACKAGE AND CARRIER THEREOF AND METHOD FOR MANUFACTURING THE SAME

      
Numéro d'application 17369029
Statut En instance
Date de dépôt 2021-07-07
Date de la première publication 2022-12-08
Propriétaire SILICONWARE PRECISION INDUST RIES CO., LT D. (Taïwan, Province de Chine)
Inventeur(s)
  • Chen, Chi-Ren
  • Chang, Po-Yung
  • Weng, Pei-Geng
  • Hsu, Yuan-Hung
  • Lin, Chang-Fu
  • Jiang, Don-Son

Abrégé

An electronic package is provided and includes a carrier for carrying electronic components. Electrical contact pads of the carrier for planting solder balls are connected with a plurality of columnar conductors, and the conductors are electrically connected to a circuit portion in the carrier. By connecting a plurality of conductors with a single electrical contact pad, structural stress can be distributed and breakage of the circuit portion can be prevented.

Classes IPC  ?

  • H01L 23/00 - DISPOSITIFS À SEMI-CONDUCTEURS NON COUVERTS PAR LA CLASSE - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
  • H01L 23/498 - Connexions électriques sur des substrats isolants
  • H01L 23/31 - Capsulations, p.ex. couches de capsulation, revêtements caractérisées par leur disposition
  • H01L 21/56 - Capsulations, p.ex. couches de capsulation, revêtements

69.

TESTING EQUIPMENT

      
Numéro d'application 17745709
Statut En instance
Date de dépôt 2022-05-16
Date de la première publication 2022-12-08
Propriétaire SILICONWARE PRECISION INDUSTRIES CO., LTD. (Taïwan, Province de Chine)
Inventeur(s)
  • Lee, Li-Wei
  • Wang, Yung-Ming
  • Huang, Ping-Chieh
  • Hsu, Tien-Yao

Abrégé

A testing equipment is provided, in which at least one testing module is disposed on a machine, and the testing module includes a circuit board, a testing carrier disposed on the circuit board and carrying a target object, and a processor disposed on the circuit board and electrically connected to the testing carrier, such that the testing module can operate and process a target information of the target object by itself via the processor, without connecting to an external computer to operate and process the target information of the target object, so as to quickly obtain a detecting information of the target object.

Classes IPC  ?

  • G01R 31/28 - Test de circuits électroniques, p.ex. à l'aide d'un traceur de signaux

70.

ELECTRONIC PACKAGE, HEAT DISSIPATION STRUCTURE AND MANUFACTURING METHOD THEREOF

      
Numéro d'application 17583946
Statut En instance
Date de dépôt 2022-01-25
Date de la première publication 2022-11-24
Propriétaire SILICONWARE PRECISION INDUSTRIES CO., LTD. (Taïwan, Province de Chine)
Inventeur(s)
  • Huang, Yu-Lung
  • Yu, Kuo-Hua
  • Lin, Chang-Fu

Abrégé

A heat dissipation structure is provided and includes a heat dissipation body and an adjustment channel. A carrying area and an active area adjacent to the carrying area are defined on a surface of the heat dissipation body, the carrying area is used for applying a first heat dissipation material thereonto, and the adjustment channel is formed in the active area, where one end of the adjustment channel communicates with the outside of the heat dissipation structure, and the other end communicates with the carrying area. Therefore, when the heat dissipation body is coupled to the electronic component by the first heat dissipation material, the adjustment channel can adjust a volume of the first heat dissipation material.

Classes IPC  ?

  • H01L 23/367 - Refroidissement facilité par la forme du dispositif

71.

Electronic package and method for manufacturing the same

      
Numéro d'application 17379289
Numéro de brevet 11749583
Statut Délivré - en vigueur
Date de dépôt 2021-07-19
Date de la première publication 2022-11-24
Date d'octroi 2023-09-05
Propriétaire SILICONWARE PRECISION INDUSTRIES CO., LTD. (Taïwan, Province de Chine)
Inventeur(s)
  • Chiu, Chih-Hsien
  • Lin, Siang-Yu
  • Tsai, Wen-Jung
  • Chen, Chia-Yang
  • Lin, Chien-Cheng

Abrégé

An electronic package is provided, which includes a plurality of electronic components encapsulated by an encapsulation layer. A spacer is defined in the encapsulation layer and located between at least two adjacent electronic components of the plurality of electronic components, and a recess is formed in the spacer and used as a thermal insulation area. With the design of the thermal insulation area, the plurality of electronic components can be effectively thermally insulated from one another to prevent heat generated by one electronic component of high power from being conducted to another electronic component of low power that would thermally affect the operation of the low-power electronic component. A method for manufacturing the electronic package is also provided.

Classes IPC  ?

  • H01L 23/42 - Choix ou disposition de matériaux de remplissage ou de pièces auxiliaires dans le conteneur pour faciliter le chauffage ou le refroidissement
  • H01L 23/367 - Refroidissement facilité par la forme du dispositif
  • H01L 23/16 - Matériaux de remplissage ou pièces auxiliaires dans le conteneur, p.ex. anneaux de centrage
  • H01L 21/56 - Capsulations, p.ex. couches de capsulation, revêtements
  • H01L 23/31 - Capsulations, p.ex. couches de capsulation, revêtements caractérisées par leur disposition

72.

Electronic module, manufacturing method thereof and electronic package having the same

      
Numéro d'application 17465137
Numéro de brevet 11776897
Statut Délivré - en vigueur
Date de dépôt 2021-09-02
Date de la première publication 2022-11-10
Date d'octroi 2023-10-03
Propriétaire SILICONWARE PRECISION INDUSTRIES CO., LTD. (USA)
Inventeur(s)
  • Lin, Ho-Chuan
  • Lai, Chia-Chu
  • Chuang, Min-Han

Abrégé

An electronic module is provided, in which a first metal layer, an insulating layer and a second metal layer are sequentially formed on side faces and a non-active face of an electronic component to serve as a capacitor structure, where the capacitor structure is exposed from an active face of the electronic component so that by directly forming the capacitor structure on the electronic component, a distance between the capacitor structure and the electronic component is minimized, such that the effect of suppressing impedance can be optimized.

Classes IPC  ?

  • H01L 23/31 - Capsulations, p.ex. couches de capsulation, revêtements caractérisées par leur disposition
  • H01L 23/522 - Dispositions pour conduire le courant électrique à l'intérieur du dispositif pendant son fonctionnement, d'un composant à un autre comprenant des interconnexions externes formées d'une structure multicouche de couches conductrices et isolantes inséparables du corps semi-conducteur sur lequel elles ont été déposées
  • H01L 49/02 - Dispositifs à film mince ou à film épais

73.

ELECTRONIC PACKAGE AND ANTENNA STRUCTURE THEREOF

      
Numéro d'application 17360843
Statut En instance
Date de dépôt 2021-06-28
Date de la première publication 2022-11-10
Propriétaire SILICONWARE PRECISION INDUSTRIES CO., LTD. (Taïwan, Province de Chine)
Inventeur(s)
  • Lai, Chia-Chu
  • Lin, Ho-Chuan
  • Chuang, Min-Han

Abrégé

An electronic package is provided, in which a ground layer is arranged on one side of an insulator, and a first antenna portion and a second antenna portion embedded in the insulator are vertically disposed on the ground layer, where a gap is formed between the first antenna portion and the second antenna portion, such that the first antenna portion and the second antenna portion are electrically matched with each other, and the ground layer is electrically connected to the second antenna portion but free from being electrically connected to the first antenna portion.

Classes IPC  ?

  • H01Q 1/22 - Supports; Moyens de montage par association structurale avec d'autres équipements ou objets
  • H01Q 1/38 - Forme structurale pour éléments rayonnants, p.ex. cône, spirale, parapluie formés par une couche conductrice sur un support isolant
  • H01Q 1/48 - ANTENNES, c. à d. ANTENNES RADIO - Détails de dispositifs associés aux antennes Écrans de terre; Contrepoids
  • H01Q 1/24 - Supports; Moyens de montage par association structurale avec d'autres équipements ou objets avec appareil récepteur
  • H01L 23/66 - Adaptations pour la haute fréquence

74.

Electronic package comprising wire inside an electronic component and manufacturing method thereof

      
Numéro d'application 17368475
Numéro de brevet 11728234
Statut Délivré - en vigueur
Date de dépôt 2021-07-06
Date de la première publication 2022-11-10
Date d'octroi 2023-08-15
Propriétaire SILICONWARE PRECISION INDUSTRIES CO., LTD. (Taïwan, Province de Chine)
Inventeur(s)
  • Lin, Ho-Chuan
  • Chuang, Min-Han
  • Lai, Chia-Chu

Abrégé

An electronic package is provided, in which an electronic component with a conductive layer on an outer surface thereof is embedded in an encapsulant, where at least one electrode pad is disposed on an active surface of the electronic component, and at least one wire electrically connected to the electrode pad is arranged inside the electronic component, so that the conductive layer is electrically connected to the wire, such that the electrode pad, the wire and the conductive layer are used as a power transmission structure which serves as a current path to reduce DC resistance and improve an impedance issue associated with the supply of power.

Classes IPC  ?

  • H01L 23/31 - Capsulations, p.ex. couches de capsulation, revêtements caractérisées par leur disposition
  • H01L 21/56 - Capsulations, p.ex. couches de capsulation, revêtements
  • H01L 23/528 - Configuration de la structure d'interconnexion
  • H01L 23/00 - DISPOSITIFS À SEMI-CONDUCTEURS NON COUVERTS PAR LA CLASSE - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide

75.

ELECTRONIC PACKAGE AND FABRICATION METHOD THEREOF

      
Numéro d'application 17854241
Statut En instance
Date de dépôt 2022-06-30
Date de la première publication 2022-10-20
Propriétaire SILICONWARE PRECISION INDUSTRIES CO., LTD. (Taïwan, Province de Chine)
Inventeur(s)
  • Huang, Yu-Lung
  • Chung, Chee-Key
  • Lin, Chang-Fu
  • Hsu, Yuan-Hung

Abrégé

An electronic package is provided and includes an electronic element, an intermediary structure disposed on the electronic element, and a heat dissipation element bonded to the electronic element through the intermediary structure. The intermediary structure has a flow guide portion and a permanent fluid combined with the flow guide portion so as to be in contact with the electronic element, thereby achieving a preferred heat dissipation effect and preventing excessive warping of the electronic element or the heat dissipation element due to stress concentration.

Classes IPC  ?

  • H01L 23/433 - Pièces auxiliaires caractérisées par leur forme, p.ex. pistons
  • H01L 21/48 - Fabrication ou traitement de parties, p.ex. de conteneurs, avant l'assemblage des dispositifs, en utilisant des procédés non couverts par l'un uniquement des groupes
  • H01L 23/00 - DISPOSITIFS À SEMI-CONDUCTEURS NON COUVERTS PAR LA CLASSE - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide

76.

METHOD FOR FABRICATING ASSEMBLE SUBSTRATE

      
Numéro d'application 17831301
Statut En instance
Date de dépôt 2022-06-02
Date de la première publication 2022-09-22
Propriétaire Siliconware Precision Industries Co., Ltd. (Taïwan, Province de Chine)
Inventeur(s)
  • Wang, Lung-Yuan
  • Lien, Wen-Liang

Abrégé

A method for fabricating an assemble substrate is provided, including stacking a circuit portion on a plurality of circuit members. The circuit members are spaced apart from one another in a current packaging process to increase a layer area. The assemble substrate thus fabricated meets the requirements for a packaging substrate of a large size, and has a high yield and low fabrication cost.

Classes IPC  ?

  • H05K 1/14 - Association structurale de plusieurs circuits imprimés
  • H05K 1/18 - Circuits imprimés associés structurellement à des composants électriques non imprimés
  • H01L 23/31 - Capsulations, p.ex. couches de capsulation, revêtements caractérisées par leur disposition
  • H05K 3/32 - Connexions électriques des composants électriques ou des fils à des circuits imprimés
  • H05K 1/11 - Eléments imprimés pour réaliser des connexions électriques avec ou entre des circuits imprimés

77.

Electronic package with multiple electronic components spaced apart by grooves

      
Numéro d'application 17747900
Numéro de brevet 11676877
Statut Délivré - en vigueur
Date de dépôt 2022-05-18
Date de la première publication 2022-09-01
Date d'octroi 2023-06-13
Propriétaire Siliconware Precision Industries Co., Ltd. (Taïwan, Province de Chine)
Inventeur(s)
  • Chang, Hong-Da
  • Ting, Chun-Chang
  • Chen, Chi-Jen

Abrégé

A method for fabricating an electronic package is provided. A filling material is formed in an interval S, at which a plurality of electronic components disposed on a carrying structure are spaced apart from one another. The filling material acts as a spacer having a groove, and the groove acts as a stress buffering region. Therefore, the electronic components can be prevented from being broken due to stress concentration.

Classes IPC  ?

  • H01L 23/31 - Capsulations, p.ex. couches de capsulation, revêtements caractérisées par leur disposition
  • H01L 21/56 - Capsulations, p.ex. couches de capsulation, revêtements

78.

Electronic package and fabrication method thereof

      
Numéro d'application 17231436
Numéro de brevet 11682826
Statut Délivré - en vigueur
Date de dépôt 2021-04-15
Date de la première publication 2022-08-18
Date d'octroi 2023-06-20
Propriétaire SILICONWARE PRECISION INDUSTRIES CO., LTD. (Taïwan, Province de Chine)
Inventeur(s)
  • Ke, Chung-Yu
  • Lai, Chia-Chu
  • Chen, Liang-Pin

Abrégé

An electronic package is provided and includes a first carrier structure having a plurality of antenna feed lines, and an antenna module disposed on the first carrier structure. The antenna module includes a substrate body having a plurality of recesses with different depths. Further, antenna layers are formed in the plurality of recesses and electromagnetically coupled to the antenna feed lines so as to improve the overall radiation efficiency of the antenna assembly.

Classes IPC  ?

  • H01Q 1/22 - Supports; Moyens de montage par association structurale avec d'autres équipements ou objets
  • H01Q 1/40 - Eléments rayonnants recouverts avec, ou enrobés d'une matière protectrice
  • H01L 23/31 - Capsulations, p.ex. couches de capsulation, revêtements caractérisées par leur disposition
  • H01L 23/538 - Dispositions pour conduire le courant électrique à l'intérieur du dispositif pendant son fonctionnement, d'un composant à un autre la structure d'interconnexion entre une pluralité de puces semi-conductrices se trouvant au-dessus ou à l'intérieur de substrats isolants
  • H01L 23/66 - Adaptations pour la haute fréquence
  • H01L 23/00 - DISPOSITIFS À SEMI-CONDUCTEURS NON COUVERTS PAR LA CLASSE - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
  • H01L 21/48 - Fabrication ou traitement de parties, p.ex. de conteneurs, avant l'assemblage des dispositifs, en utilisant des procédés non couverts par l'un uniquement des groupes
  • H01L 21/56 - Capsulations, p.ex. couches de capsulation, revêtements
  • H01L 21/683 - Appareils spécialement adaptés pour la manipulation des dispositifs à semi-conducteurs ou des dispositifs électriques à l'état solide pendant leur fabrication ou leur traitement; Appareils spécialement adaptés pour la manipulation des plaquettes pendant la fabrication ou le traitement des dispositifs à semi-conducteurs ou des dispositifs électriques à l'état solide ou de leurs composants pour le maintien ou la préhension
  • H01Q 1/24 - Supports; Moyens de montage par association structurale avec d'autres équipements ou objets avec appareil récepteur

79.

Electronic package

      
Numéro d'application 17233885
Numéro de brevet 11670607
Statut Délivré - en vigueur
Date de dépôt 2021-04-19
Date de la première publication 2022-08-18
Date d'octroi 2023-06-06
Propriétaire SILICONWARE PRECISION INDUSTRIES CO., LTD. (Taïwan, Province de Chine)
Inventeur(s)
  • Chiu, Chih-Hsien
  • Tsai, Wen-Jung
  • Lai, Chia-Chu

Abrégé

An electronic package is provided, including at least an electronic element and at least an antenna structure disposed on a carrier structure. The antenna structure includes a base portion configured with an antenna body and a plurality of support portions disposed on the base portion. As such, the base portion is disposed over the carrier structure through the support portions and a plurality of open areas are formed between the base portion and the carrier structure to serve as an air gap, thereby effectively improving the performance gain and efficiency of the antenna body.

Classes IPC  ?

  • H01L 23/66 - Adaptations pour la haute fréquence
  • H01Q 1/22 - Supports; Moyens de montage par association structurale avec d'autres équipements ou objets
  • H01Q 1/24 - Supports; Moyens de montage par association structurale avec d'autres équipements ou objets avec appareil récepteur
  • H01Q 9/04 - Antennes résonnantes
  • H01L 23/31 - Capsulations, p.ex. couches de capsulation, revêtements caractérisées par leur disposition
  • H01L 23/498 - Connexions électriques sur des substrats isolants
  • H01L 23/552 - Protection contre les radiations, p.ex. la lumière
  • H01L 23/00 - DISPOSITIFS À SEMI-CONDUCTEURS NON COUVERTS PAR LA CLASSE - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide

80.

Electronic device and circuit board thereof

      
Numéro d'application 17465335
Numéro de brevet 11723144
Statut Délivré - en vigueur
Date de dépôt 2021-09-02
Date de la première publication 2022-07-14
Date d'octroi 2023-08-08
Propriétaire SILICONWARE PRECISION INDUSTRIES CO., LTD. (Taïwan, Province de Chine)
Inventeur(s)
  • Tsai, Ming-Fan
  • Chen, Chih-Wei
  • Lin, Chien-Cheng
  • Yang, Chao-Ya
  • Chen, Chia-Yang

Abrégé

An electronic device is provided, in which an antenna module for receiving and transmitting radiation signals is disposed on a mounting surface of a circuit board, and an inner layer of the circuit board is formed with a ground surface to arrange a strip-shaped ground circuit along the edges of the ground surface so that the ground circuit occupies at most 50% of the area of the ground surface to improve antenna radiation efficiency.

Classes IPC  ?

81.

Testing device for burn-in test operations and control method thereof

      
Numéro d'application 17169769
Numéro de brevet 11531059
Statut Délivré - en vigueur
Date de dépôt 2021-02-08
Date de la première publication 2022-07-07
Date d'octroi 2022-12-20
Propriétaire SILICONWARE PRECISION INDUSTRIES CO., LTD. (Taïwan, Province de Chine)
Inventeur(s)
  • Tu, Chao-Ming
  • Yang, Chih-Ming
  • Liang, Wen-Chin
  • Chen, Cheng-Shao
  • Wang, Yung-Ming

Abrégé

A control method is provided and used to place a target object on a test platform in a cabin of a testing device, to sense the temperature of the target object by a temperature response structure, and then to receive temperature signals of the temperature response structure by a controller, where the controller can regulate the pressure inside the cabin to control the air pressure of the cabin, so that the target object can still maintain good heat dissipation under high power consumption.

Classes IPC  ?

  • G01R 31/28 - Test de circuits électroniques, p.ex. à l'aide d'un traceur de signaux
  • G01R 1/44 - Modifications des instruments pour la compensation des variations de température

82.

Testing device and method

      
Numéro d'application 17167608
Numéro de brevet 11513152
Statut Délivré - en vigueur
Date de dépôt 2021-02-04
Date de la première publication 2022-06-23
Date d'octroi 2022-11-29
Propriétaire SILICONWARE PRECISION INDUSTRIES CO., LTD. (Taïwan, Province de Chine)
Inventeur(s)
  • Liang, Wen-Chin
  • Hsiao, Po-Wen
  • Hsieh, Cheng-Tsai
  • Chen, Cheng-Shao

Abrégé

Provided is a testing method including: disposing a wafer on a working platform of a testing device; and moving a circuit board of the testing device relative to the working platform by a movement assembly of the testing device so as to allow at least two testing ports of the circuit board to test two chips of the wafer, respectively. Further, the two testing ports have different testing functions. Therefore, during the wafer testing process, a single testing device can perform multiple testing operations.

Classes IPC  ?

  • G01R 1/04 - Boîtiers; Organes de support; Agencements des bornes
  • G01R 1/067 - Sondes de mesure
  • G01R 1/073 - Sondes multiples
  • G01R 31/28 - Test de circuits électroniques, p.ex. à l'aide d'un traceur de signaux
  • G01R 31/319 - Matériel de test, c. à d. circuits de traitement de signaux de sortie

83.

ELECTRONIC PACKAGE AND FABRICATION METHOD THEREOF

      
Numéro d'application 17171764
Statut En instance
Date de dépôt 2021-02-09
Date de la première publication 2022-06-16
Propriétaire SILICONWARE PRECISION INDUSTRIES CO., LTD. (Taïwan, Province de Chine)
Inventeur(s)
  • Kuo, Chia-Yu
  • Tai, Rui-Feng
  • Jiang, Yih-Jenn
  • Jiang, Don-Son
  • Lin, Chang-Fu

Abrégé

An electronic package is provided and includes at least one conductor with a relatively large width formed on an electrode pad of an electronic element and in contact with a circuit layer. As such, when the electronic element and the circuit layer deviate in position relative to one another, the circuit layer will be still in contact with the conductor and hence electrically connected to the electronic element.

Classes IPC  ?

  • H01L 23/00 - DISPOSITIFS À SEMI-CONDUCTEURS NON COUVERTS PAR LA CLASSE - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
  • H01L 23/31 - Capsulations, p.ex. couches de capsulation, revêtements caractérisées par leur disposition
  • H01L 23/538 - Dispositions pour conduire le courant électrique à l'intérieur du dispositif pendant son fonctionnement, d'un composant à un autre la structure d'interconnexion entre une pluralité de puces semi-conductrices se trouvant au-dessus ou à l'intérieur de substrats isolants
  • H01L 21/48 - Fabrication ou traitement de parties, p.ex. de conteneurs, avant l'assemblage des dispositifs, en utilisant des procédés non couverts par l'un uniquement des groupes
  • H01L 21/56 - Capsulations, p.ex. couches de capsulation, revêtements

84.

Electronic package and manufacturing method thereof

      
Numéro d'application 17160720
Numéro de brevet 11532528
Statut Délivré - en vigueur
Date de dépôt 2021-01-28
Date de la première publication 2022-06-09
Date d'octroi 2022-12-20
Propriétaire SILICONWARE PRECISION INDUSTRIES CO., LTD. (Taïwan, Province de Chine)
Inventeur(s)
  • Chen, Chi-Jen
  • Hsu, Hsi-Chang
  • Hsu, Yuan-Hung
  • Lin, Chang-Fu
  • Jiang, Don-Son

Abrégé

An electronic package and a method for manufacturing the electronic package are provided. The method includes forming a slope surface on at least one side surface of at least one of a plurality of electronic components, and then disposing the plurality of electronic components on a carrier structure, such that the two adjacent electronic components form a space by the slope surface. Afterwards, an encapsulation layer is formed on the carrier structure and filled into the space to cover the two adjacent electronic components so as to disperse stress on the electronic components through the design of the space to prevent cracking due to stress concentration.

Classes IPC  ?

  • H01L 23/31 - Capsulations, p.ex. couches de capsulation, revêtements caractérisées par leur disposition
  • H01L 23/00 - DISPOSITIFS À SEMI-CONDUCTEURS NON COUVERTS PAR LA CLASSE - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
  • H01L 21/56 - Capsulations, p.ex. couches de capsulation, revêtements
  • H01L 21/48 - Fabrication ou traitement de parties, p.ex. de conteneurs, avant l'assemblage des dispositifs, en utilisant des procédés non couverts par l'un uniquement des groupes

85.

Electronic package and fabrication method thereof

      
Numéro d'application 17160749
Numéro de brevet 11610850
Statut Délivré - en vigueur
Date de dépôt 2021-01-28
Date de la première publication 2022-06-02
Date d'octroi 2023-03-21
Propriétaire SILICONWARE PRECISION INDUSTRIES CO., LTD. (Taïwan, Province de Chine)
Inventeur(s)
  • Hsu, Chih-Hsun
  • Chen, Chi-Jen
  • Hsu, Hsi-Chang
  • Hsu, Yuan-Hung
  • Tai, Rui-Feng
  • Jiang, Don-Son

Abrégé

An electronic package is provided and includes at least one protective structure positioned between a first electronic element and a second electronic element on a carrier for reducing stresses generated inside the first electronic element and the second electronic element when a filling material is formed on the carrier, encapsulates the protective structure and comes into contact with the first electronic element and the second electronic element, thereby preventing cracking of the first electronic element and the second electronic element and improving the reliability of the electronic package.

Classes IPC  ?

  • H01L 23/00 - DISPOSITIFS À SEMI-CONDUCTEURS NON COUVERTS PAR LA CLASSE - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
  • H01L 25/065 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide les dispositifs étant tous d'un type prévu dans le même sous-groupe des groupes , ou dans une seule sous-classe de , , p.ex. ensembles de diodes redresseuses les dispositifs n'ayant pas de conteneurs séparés les dispositifs étant d'un type prévu dans le groupe
  • H01L 23/31 - Capsulations, p.ex. couches de capsulation, revêtements caractérisées par leur disposition
  • H01L 25/00 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
  • H01L 21/48 - Fabrication ou traitement de parties, p.ex. de conteneurs, avant l'assemblage des dispositifs, en utilisant des procédés non couverts par l'un uniquement des groupes
  • H01L 21/56 - Capsulations, p.ex. couches de capsulation, revêtements

86.

Electronic package and manufacturing method thereof

      
Numéro d'application 17134925
Numéro de brevet 11742296
Statut Délivré - en vigueur
Date de dépôt 2020-12-28
Date de la première publication 2022-05-12
Date d'octroi 2023-08-29
Propriétaire SILICONWARE PRECISION INDUSTRIES CO., LTD. (Taïwan, Province de Chine)
Inventeur(s)
  • Chen, Wei-Jhen
  • Hsu, Chih-Hsun
  • Hsu, Yuan-Hung
  • Lin, Chih-Nan
  • Lin, Chang-Fu
  • Jiang, Don-Son
  • Huang, Chih-Ming
  • Chen, Yi-Hsin

Abrégé

An electronic package and a manufacturing method thereof, which embeds an electronic structure acting as an auxiliary functional component and a plurality of conductive pillars in an encapsulation layer, and disposes an electronic component on the encapsulation layer, so as to facilitate electrical transmission with the electronic component in a close range.

Classes IPC  ?

  • H01L 23/538 - Dispositions pour conduire le courant électrique à l'intérieur du dispositif pendant son fonctionnement, d'un composant à un autre la structure d'interconnexion entre une pluralité de puces semi-conductrices se trouvant au-dessus ou à l'intérieur de substrats isolants
  • H01L 21/48 - Fabrication ou traitement de parties, p.ex. de conteneurs, avant l'assemblage des dispositifs, en utilisant des procédés non couverts par l'un uniquement des groupes
  • H01L 21/56 - Capsulations, p.ex. couches de capsulation, revêtements
  • H01L 21/683 - Appareils spécialement adaptés pour la manipulation des dispositifs à semi-conducteurs ou des dispositifs électriques à l'état solide pendant leur fabrication ou leur traitement; Appareils spécialement adaptés pour la manipulation des plaquettes pendant la fabrication ou le traitement des dispositifs à semi-conducteurs ou des dispositifs électriques à l'état solide ou de leurs composants pour le maintien ou la préhension
  • H01L 23/31 - Capsulations, p.ex. couches de capsulation, revêtements caractérisées par leur disposition
  • H01L 23/00 - DISPOSITIFS À SEMI-CONDUCTEURS NON COUVERTS PAR LA CLASSE - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
  • H01L 25/065 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide les dispositifs étant tous d'un type prévu dans le même sous-groupe des groupes , ou dans une seule sous-classe de , , p.ex. ensembles de diodes redresseuses les dispositifs n'ayant pas de conteneurs séparés les dispositifs étant d'un type prévu dans le groupe
  • H01L 25/00 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide

87.

Electronic package and circuit structure thereof

      
Numéro d'application 17135161
Numéro de brevet 11791300
Statut Délivré - en vigueur
Date de dépôt 2020-12-28
Date de la première publication 2022-05-12
Date d'octroi 2023-10-17
Propriétaire SILICONWARE PRECISION INDUSTRIES CO., LTD. (Taïwan, Province de Chine)
Inventeur(s)
  • Tsai, Fang-Lin
  • Kuo, Chia-Yu
  • Weng, Pei-Geng
  • Tsai, Wei-Son
  • Jiang, Yih-Jenn

Abrégé

An electronic package is provided, where a circuit layer and a metal layer having a plurality of openings are formed on a dielectric layer of a circuit portion to reduce the area ratio of the metal layer to the dielectric layer, so as to reduce stress concentration and prevent warping of the electronic package.

Classes IPC  ?

  • H01L 23/31 - Capsulations, p.ex. couches de capsulation, revêtements caractérisées par leur disposition
  • H01L 23/00 - DISPOSITIFS À SEMI-CONDUCTEURS NON COUVERTS PAR LA CLASSE - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide

88.

Electronic package and manufacturing method thereof

      
Numéro d'application 17122289
Numéro de brevet 11315881
Statut Délivré - en vigueur
Date de dépôt 2020-12-15
Date de la première publication 2022-04-26
Date d'octroi 2022-04-26
Propriétaire SILICONWARE PRECISION INDUSTRIES CO., LTD. (Taïwan, Province de Chine)
Inventeur(s)
  • Ho, Chi-Ching
  • Ma, Bo-Hao
  • Chung, Chee-Key

Abrégé

An electronic package is provided, in which at least one first electronic component is arranged on one surface of a circuit structure with circuit layers and a plurality of second electronic components are arranged on the other surface. The first electronic component can electrically bridge two of the plurality of second electronic components via the circuit layers to replace part of the circuit layers of the circuit structure, so that the circuit layers of the circuit structure can maintain a larger wiring specification and reduce the number of circuit layers, thereby improving the process yield.

Classes IPC  ?

  • H01L 23/538 - Dispositions pour conduire le courant électrique à l'intérieur du dispositif pendant son fonctionnement, d'un composant à un autre la structure d'interconnexion entre une pluralité de puces semi-conductrices se trouvant au-dessus ou à l'intérieur de substrats isolants
  • H01L 23/00 - DISPOSITIFS À SEMI-CONDUCTEURS NON COUVERTS PAR LA CLASSE - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
  • H01L 21/683 - Appareils spécialement adaptés pour la manipulation des dispositifs à semi-conducteurs ou des dispositifs électriques à l'état solide pendant leur fabrication ou leur traitement; Appareils spécialement adaptés pour la manipulation des plaquettes pendant la fabrication ou le traitement des dispositifs à semi-conducteurs ou des dispositifs électriques à l'état solide ou de leurs composants pour le maintien ou la préhension
  • H01L 21/48 - Fabrication ou traitement de parties, p.ex. de conteneurs, avant l'assemblage des dispositifs, en utilisant des procédés non couverts par l'un uniquement des groupes
  • H01L 21/56 - Capsulations, p.ex. couches de capsulation, revêtements
  • H01L 23/31 - Capsulations, p.ex. couches de capsulation, revêtements caractérisées par leur disposition

89.

Electronic package and manufacturing method thereof

      
Numéro d'application 17108399
Numéro de brevet 11398429
Statut Délivré - en vigueur
Date de dépôt 2020-12-01
Date de la première publication 2022-03-24
Date d'octroi 2022-07-26
Propriétaire SILICONWARE PRECISION INDUSTRIES CO., LTD. (Taïwan, Province de Chine)
Inventeur(s)
  • Chang, Cheng Kai
  • Lin, Chang-Fu
  • Jiang, Don-Son

Abrégé

An electronic package is provided, which is disposed with a second electronic component and a third electronic component on a first electronic component as a carrier structure, such that there is no need to match a layout size of the conventional package substrate. Therefore, the first electronic component can be designed as a System on a Chip (SoC) with a smaller size to improve the process yield.

Classes IPC  ?

  • H01L 23/538 - Dispositions pour conduire le courant électrique à l'intérieur du dispositif pendant son fonctionnement, d'un composant à un autre la structure d'interconnexion entre une pluralité de puces semi-conductrices se trouvant au-dessus ou à l'intérieur de substrats isolants
  • H01L 21/56 - Capsulations, p.ex. couches de capsulation, revêtements
  • H01L 25/00 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
  • H01L 25/065 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide les dispositifs étant tous d'un type prévu dans le même sous-groupe des groupes , ou dans une seule sous-classe de , , p.ex. ensembles de diodes redresseuses les dispositifs n'ayant pas de conteneurs séparés les dispositifs étant d'un type prévu dans le groupe

90.

Electronic package and manufacturing method thereof

      
Numéro d'application 17159527
Numéro de brevet 11587892
Statut Délivré - en vigueur
Date de dépôt 2021-01-27
Date de la première publication 2022-03-24
Date d'octroi 2023-02-21
Propriétaire SILICONWARE PRECISION INDUSTRIES CO., LTD. (Taïwan, Province de Chine)
Inventeur(s)
  • Chiu, Chih-Hsien
  • Chang, Ko-Wei

Abrégé

An electronic package in which at least one magnetically permeable member is disposed between a carrier and an electronic component, where the electronic component has a first conductive layer, and the carrier has a second conductive layer, such that the magnetically permeable element is located between the first conductive layer and the second conductive layer. Moreover, a plurality of conductive bumps that electrically connect the first conductive layer and the second conductive layer are arranged between the electronic component and the carrier to surround the magnetically permeable member for generating magnetic flux.

Classes IPC  ?

  • H01L 25/065 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide les dispositifs étant tous d'un type prévu dans le même sous-groupe des groupes , ou dans une seule sous-classe de , , p.ex. ensembles de diodes redresseuses les dispositifs n'ayant pas de conteneurs séparés les dispositifs étant d'un type prévu dans le groupe
  • H01L 23/64 - Dispositions relatives à l'impédance
  • H01L 23/00 - DISPOSITIFS À SEMI-CONDUCTEURS NON COUVERTS PAR LA CLASSE - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
  • H01L 23/31 - Capsulations, p.ex. couches de capsulation, revêtements caractérisées par leur disposition
  • H01L 23/498 - Connexions électriques sur des substrats isolants
  • H01L 21/48 - Fabrication ou traitement de parties, p.ex. de conteneurs, avant l'assemblage des dispositifs, en utilisant des procédés non couverts par l'un uniquement des groupes
  • H01L 21/56 - Capsulations, p.ex. couches de capsulation, revêtements
  • H01L 49/02 - Dispositifs à film mince ou à film épais

91.

ELECTRONIC PACKAGE, MANUFACTURING METHOD FOR THE SAME, AND ELECTRONIC STRUCTURE

      
Numéro d'application 17101277
Statut En instance
Date de dépôt 2020-11-23
Date de la première publication 2022-03-03
Propriétaire SILICONWARE PRECISION INDUSTRIES CO., LTD. (Taïwan, Province de Chine)
Inventeur(s)
  • Kao, Feng
  • Wang, Lung-Yuan

Abrégé

An electronic package is provided, in which an electronic structure used as an integrated voltage regulator and a plurality of conductive pillars are embedded in an encapsulating layer to facilitate electrical transmission with electronic components at a close range.

Classes IPC  ?

  • H01L 23/522 - Dispositions pour conduire le courant électrique à l'intérieur du dispositif pendant son fonctionnement, d'un composant à un autre comprenant des interconnexions externes formées d'une structure multicouche de couches conductrices et isolantes inséparables du corps semi-conducteur sur lequel elles ont été déposées
  • H01L 23/00 - DISPOSITIFS À SEMI-CONDUCTEURS NON COUVERTS PAR LA CLASSE - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
  • H01L 23/31 - Capsulations, p.ex. couches de capsulation, revêtements caractérisées par leur disposition
  • H01L 21/56 - Capsulations, p.ex. couches de capsulation, revêtements
  • H01L 21/48 - Fabrication ou traitement de parties, p.ex. de conteneurs, avant l'assemblage des dispositifs, en utilisant des procédés non couverts par l'un uniquement des groupes

92.

Electronic package and manufacturing method thereof

      
Numéro d'application 17068988
Numéro de brevet 11521930
Statut Délivré - en vigueur
Date de dépôt 2020-10-13
Date de la première publication 2022-03-03
Date d'octroi 2022-12-06
Propriétaire SILICONWARE PRECISION INDUSTRIES CO., LTD. (Taïwan, Province de Chine)
Inventeur(s)
  • Huang, Yu-Lung
  • Huang, Chih-Ming
  • Yu, Kuo-Hua
  • Lin, Chang-Fu

Abrégé

An electronic package is provided, in which a circuit board and a circuit block are embedded in an encapsulating layer at a distance to each other, and circuit structures are formed on the two opposite surfaces of the encapsulating layer with electronic components arranged on one of the circuit structures. The circuit block and the circuit board embedded in the encapsulating layer are spaced apart from each other to allow to separate current conduction paths. As such, the circuit board will not overheat, and issues associated with warpage of the circuit board can be eliminated. Moreover, by embedding the circuit block and the circuit board in the encapsulating layer at a distance to each other, the structural strength of the encapsulating layer can be improved.

Classes IPC  ?

  • H01L 23/538 - Dispositions pour conduire le courant électrique à l'intérieur du dispositif pendant son fonctionnement, d'un composant à un autre la structure d'interconnexion entre une pluralité de puces semi-conductrices se trouvant au-dessus ou à l'intérieur de substrats isolants
  • H01L 21/48 - Fabrication ou traitement de parties, p.ex. de conteneurs, avant l'assemblage des dispositifs, en utilisant des procédés non couverts par l'un uniquement des groupes
  • H01L 23/498 - Connexions électriques sur des substrats isolants

93.

Chip matching system and method thereof

      
Numéro d'application 17073783
Numéro de brevet 11532495
Statut Délivré - en vigueur
Date de dépôt 2020-10-19
Date de la première publication 2022-03-03
Date d'octroi 2022-12-20
Propriétaire SILICONWARE PRECISION INDUSTRIES CO., LTD. (Taïwan, Province de Chine)
Inventeur(s)
  • Yen, Wu-Hung
  • Huang, Yi-Hsien
  • Lin, Chun-Tang
  • Chen, Shu-Hua
  • Chang, Shou-Qi

Abrégé

A chip matching system and a corresponding method are provided. The method defines a plurality of first electronic components in a first wafer as various grades of chips and defines a plurality of second electronic components in a second wafer as various grades of chips, and then grades of the first electronic components and the second electronic components are matched to generate target information, and finally the first and second electronic components are integrated in the same position according to the target information. Therefore, the highest-grade chips can be arranged in a multi-chip module to optimize the quality of the multi-chip module.

Classes IPC  ?

  • H01L 21/67 - Appareils spécialement adaptés pour la manipulation des dispositifs à semi-conducteurs ou des dispositifs électriques à l'état solide pendant leur fabrication ou leur traitement; Appareils spécialement adaptés pour la manipulation des plaquettes pendant la fabrication ou le traitement des dispositifs à semi-conducteurs ou des dispositifs électriques à l'état solide ou de leurs composants

94.

ELECTRONIC PACKAGE AND MANUFACTURING METHOD THEREOF

      
Numéro d'application 17102841
Statut En instance
Date de dépôt 2020-11-24
Date de la première publication 2022-03-03
Propriétaire SILICONWARE PRECISION INDUSTRIES CO., LTD. (Taïwan, Province de Chine)
Inventeur(s)
  • Kao, Feng
  • Wang, Lung-Yuan

Abrégé

An electronic package is provided, which stacks an electronic structure as an integrated voltage regulator on an electronic component to facilitate close-range cooperation with the electronic component for electrical transmission.

Classes IPC  ?

  • H01L 23/00 - DISPOSITIFS À SEMI-CONDUCTEURS NON COUVERTS PAR LA CLASSE - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
  • H01L 21/56 - Capsulations, p.ex. couches de capsulation, revêtements
  • H01L 23/31 - Capsulations, p.ex. couches de capsulation, revêtements caractérisées par leur disposition

95.

Fabrication method of electronic package having antenna function

      
Numéro d'application 17518146
Numéro de brevet 11594501
Statut Délivré - en vigueur
Date de dépôt 2021-11-03
Date de la première publication 2022-02-24
Date d'octroi 2023-02-28
Propriétaire SILICONWARE PRECISION INDUSTRIES CO., LTD. (Taïwan, Province de Chine)
Inventeur(s)
  • Chiu, Chih-Hsien
  • Tsai, Wen-Jung

Abrégé

An electronic package is formed by disposing an electronic element and a lead frame having a plurality of conductive posts on a carrier structure having an antenna function, and encapsulating the electronic element and the lead frame with an encapsulant. The encapsulant is defined with a first encapsulating portion and a second encapsulating portion lower than the first encapsulating portion. The electronic element is positioned in the first encapsulating portion, and the plurality of conductive posts are positioned in the second encapsulating portion. End surfaces of the plurality of conductive posts are exposed from a surface of the second encapsulating portion so as to be electrically connected to a connector.

Classes IPC  ?

  • H01L 21/56 - Capsulations, p.ex. couches de capsulation, revêtements
  • H01L 23/49 - Dispositions pour conduire le courant électrique vers le ou hors du corps à l'état solide pendant son fonctionnement, p.ex. fils de connexion ou bornes formées de structures soudées du type fils de connexion
  • H01L 23/552 - Protection contre les radiations, p.ex. la lumière
  • H01L 23/66 - Adaptations pour la haute fréquence
  • H01L 23/498 - Connexions électriques sur des substrats isolants
  • H01L 23/31 - Capsulations, p.ex. couches de capsulation, revêtements caractérisées par leur disposition
  • H01L 23/00 - DISPOSITIFS À SEMI-CONDUCTEURS NON COUVERTS PAR LA CLASSE - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide

96.

Method for fabricating electronic package and carrier structure thereof

      
Numéro d'application 17209494
Numéro de brevet 11545385
Statut Délivré - en vigueur
Date de dépôt 2021-03-23
Date de la première publication 2022-01-27
Date d'octroi 2023-01-03
Propriétaire SILICONWARE PRECISION INDUSTRIES CO., LTD. (Taïwan, Province de Chine)
Inventeur(s)
  • Lin, Tse-Yuan
  • Laio, Chun-Ming
  • Cheng, Yu-Chih

Abrégé

A carrier structure having a strengthening layer is provided. The strengthening layer comprises 5 to 30% by weight polysiloxane, 1 to 20% by weight silicon dioxide, and 60 to 85% by weight polyethylene terephthalate (PET) film. The carrier structure is used in a semiconductor packaging process for improving the process reliability.

Classes IPC  ?

  • H01L 21/683 - Appareils spécialement adaptés pour la manipulation des dispositifs à semi-conducteurs ou des dispositifs électriques à l'état solide pendant leur fabrication ou leur traitement; Appareils spécialement adaptés pour la manipulation des plaquettes pendant la fabrication ou le traitement des dispositifs à semi-conducteurs ou des dispositifs électriques à l'état solide ou de leurs composants pour le maintien ou la préhension
  • H01L 21/48 - Fabrication ou traitement de parties, p.ex. de conteneurs, avant l'assemblage des dispositifs, en utilisant des procédés non couverts par l'un uniquement des groupes
  • H01L 21/56 - Capsulations, p.ex. couches de capsulation, revêtements
  • H01L 21/78 - Fabrication ou traitement de dispositifs consistant en une pluralité de composants à l'état solide ou de circuits intégrés formés dans ou sur un substrat commun avec une division ultérieure du substrat en plusieurs dispositifs individuels
  • B32B 17/10 - Produits stratifiés composés essentiellement d'une feuille de verre ou de fibres de verre, de scorie ou d'une substance similaire comprenant du verre comme seul composant ou comme composant principal d'une couche adjacente à une autre couche d'une substance spécifique de résine synthétique
  • B32B 7/14 - Liaison entre couches utilisant des adhésifs interposés ou des matériaux interposés ayant des propriétés adhésives appliqués en disposition espacée, p.ex. en bandes
  • B32B 27/36 - Produits stratifiés composés essentiellement de résine synthétique comprenant des polyesters
  • B32B 27/20 - Produits stratifiés composés essentiellement de résine synthétique caractérisée par l'emploi d'additifs particuliers utilisant des charges, des pigments, des agents thixotropiques
  • C08L 67/02 - Polyesters dérivés des acides dicarboxyliques et des composés dihydroxylés

97.

METHOD FOR FABRICATING ELECTRONIC PACKAGE

      
Numéro d'application 17481610
Statut En instance
Date de dépôt 2021-09-22
Date de la première publication 2022-01-06
Propriétaire Siliconware Precision Industries Co., Ltd. (Taïwan, Province de Chine)
Inventeur(s)
  • Wang, Lung-Yuan
  • Kao, Feng
  • Yeh, Mao-Hua

Abrégé

An electronic package and a method for fabricating the same are provided. Two packaging modules are stacked on each other. An area that an electronic package occupies a mother board is reduced during a subsequent process of fabricating an electronic product. Therefore, the electronic product has a reduced size.

Classes IPC  ?

  • H01L 25/065 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide les dispositifs étant tous d'un type prévu dans le même sous-groupe des groupes , ou dans une seule sous-classe de , , p.ex. ensembles de diodes redresseuses les dispositifs n'ayant pas de conteneurs séparés les dispositifs étant d'un type prévu dans le groupe
  • H01L 23/552 - Protection contre les radiations, p.ex. la lumière
  • H01L 23/498 - Connexions électriques sur des substrats isolants
  • H01L 21/48 - Fabrication ou traitement de parties, p.ex. de conteneurs, avant l'assemblage des dispositifs, en utilisant des procédés non couverts par l'un uniquement des groupes
  • H01L 21/56 - Capsulations, p.ex. couches de capsulation, revêtements
  • H01L 25/16 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide les dispositifs étant de types couverts par plusieurs des groupes principaux , ou dans une seule sous-classe de , , p.ex. circuit hybrides
  • H01L 25/00 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
  • H01L 23/31 - Capsulations, p.ex. couches de capsulation, revêtements caractérisées par leur disposition

98.

Electronic package

      
Numéro d'application 16931180
Numéro de brevet 11532568
Statut Délivré - en vigueur
Date de dépôt 2020-07-16
Date de la première publication 2021-12-02
Date d'octroi 2022-12-20
Propriétaire SILICONWARE PRECISION INDUSTRIES CO., LTD. (Taïwan, Province de Chine)
Inventeur(s)
  • Chiu, Chih-Hsien
  • Tsai, Wen-Jung
  • Yeh, Yu-Wei
  • Tsai, Tsung-Hsien
  • Shih, Chi-Liang
  • Yang, Sheng-Ming
  • Liao, Ping-Hung

Abrégé

An electronic package is provided and uses a plurality of bonding wires as a shielding structure. The bonding wires are stitch bonded onto a carrier carrying electronic components, such that the problem of the shielding structure peeling off or falling off from the carrier can be avoided due to the fact that the bonding wires are not affected by temperature, humidity and other environmental factors.

Classes IPC  ?

  • H01L 23/552 - Protection contre les radiations, p.ex. la lumière
  • H01L 23/00 - DISPOSITIFS À SEMI-CONDUCTEURS NON COUVERTS PAR LA CLASSE - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
  • H01L 23/31 - Capsulations, p.ex. couches de capsulation, revêtements caractérisées par leur disposition
  • H01L 23/498 - Connexions électriques sur des substrats isolants

99.

Electronic device, electronic package and packaging substrate thereof

      
Numéro d'application 16943344
Numéro de brevet 11437325
Statut Délivré - en vigueur
Date de dépôt 2020-07-30
Date de la première publication 2021-11-18
Date d'octroi 2022-09-06
Propriétaire SILICONWARE PRECISION INDUSTRIES CO., LTD. (Taïwan, Province de Chine)
Inventeur(s)
  • Lin, Ho-Chuan
  • Chien, Hsiu-Fang
  • Shih, Chih-Yuan
  • Lin, Tsung-Li

Abrégé

An electronic package is provided and has a packaging substrate including a ground pad and a power pad. The power pad surrounds at least three directions of the ground pad so as to increase the footprint of the power pad on the packaging substrate, thereby avoiding cracking of an electronic element disposed on the packaging substrate and effectively reducing the voltage drop.

Classes IPC  ?

  • H01L 23/538 - Dispositions pour conduire le courant électrique à l'intérieur du dispositif pendant son fonctionnement, d'un composant à un autre la structure d'interconnexion entre une pluralité de puces semi-conductrices se trouvant au-dessus ou à l'intérieur de substrats isolants
  • H01L 23/528 - Configuration de la structure d'interconnexion
  • H01L 23/00 - DISPOSITIFS À SEMI-CONDUCTEURS NON COUVERTS PAR LA CLASSE - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide

100.

Electronic package and method for fabricating the same

      
Numéro d'application 16895461
Numéro de brevet 11164755
Statut Délivré - en vigueur
Date de dépôt 2020-06-08
Date de la première publication 2021-11-02
Date d'octroi 2021-11-02
Propriétaire SILICONWARE PRECISION INDUSTRIES CO., LTD. (Taïwan, Province de Chine)
Inventeur(s)
  • Li, Yung-Ta
  • Liao, Yi-Chian
  • Ng, Kong-Toon
  • Lin, Chang-Fu

Abrégé

An electronic package and a method for fabricating the same are provided. The electronic package includes a stepped recess formed at a peripheral portion of a packaging module to release stress of the electronic package.

Classes IPC  ?

  • H01L 21/56 - Capsulations, p.ex. couches de capsulation, revêtements
  • H01L 23/31 - Capsulations, p.ex. couches de capsulation, revêtements caractérisées par leur disposition
  • H01L 21/78 - Fabrication ou traitement de dispositifs consistant en une pluralité de composants à l'état solide ou de circuits intégrés formés dans ou sur un substrat commun avec une division ultérieure du substrat en plusieurs dispositifs individuels
  • H01L 25/065 - Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide les dispositifs étant tous d'un type prévu dans le même sous-groupe des groupes , ou dans une seule sous-classe de , , p.ex. ensembles de diodes redresseuses les dispositifs n'ayant pas de conteneurs séparés les dispositifs étant d'un type prévu dans le groupe
  • H01L 23/00 - DISPOSITIFS À SEMI-CONDUCTEURS NON COUVERTS PAR LA CLASSE - Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
  1     2     3     ...     5        Prochaine page